电子器件及制备方法-尊龙凯时官方app下载

文档序号:36338640发布日期:2023-12-13 16:29阅读:44来源:国知局

电子器件及制备方法、测试电路及制备方法、测试方法
技术领域
1.本公开涉及电子器件技术领域,尤其涉及电子器件及制备方法

测试电路及制备方法

测试方法



背景技术:

2.电极尺寸的缩减,是构筑先进节点半导体器件及其它小尺寸电子器件的关键基础

不同于数十至数百纳米器件中本征的电子发射特性,当电极间距缩减至单分子或者原子尺寸时,电极之间的量子

原子特性等将逐渐主导载流子输运过程,从而为低功耗

高密度的先进节点电子器件的制造及集成提供新的可能

但是,这些输运过程往往共存并相互干扰,影响了器件性能的提升

因此目前亟需发展在亚
10
纳米电极内可控调节载流子输运过程的技术



技术实现要素:

3.为了解决上述技术问题中的至少一个,本公开提供了电子器件及制备方法

测试电路及制备方法

测试方法

4.本公开第一方面提出了一种电子器件,包括:基底;形成于所述基底表面的纳米电极对,其中,所述纳米电极对包括至少两个纳米电极,所述两个纳米电极之间具有纳米间隙,所述两个纳米电极相向地布置;以及包覆于所述两个纳米电极表面的包覆层,所述包覆层被构造为阻碍所述两个纳米电极之间的原子迁移

5.本公开第二方面提出了一种电子器件的制备方法,所述制备方法适于制备如上述第一方面中任一实施方式所述的电子器件,所述制备方法包括:先通过液相合成方法在溶液中合成具有包覆层的纳米电极,然后利用纳米电极的自组装特性使得溶液相的纳米颗粒在基底表面形成自组装阵列,或者,先利用纳米电极的自组装特性使得溶液相的纳米颗粒在基底表面形成自组装阵列,然后通过原子层沉积技术或真空蒸镀工艺使包覆层沉积在纳米电极上;以及在非共价键的相互作用下,在同一所述电子器件的两个纳米电极之间形成纳米间隙

6.本公开第三方面提出了一种电子器件的测试电路,包括:多个如上述第一方面中任一实施方式所述的电子器件,所述多个电子器件包含的所有纳米电极中包括有至少一种形貌并且包括有至少一种包覆层;以及形成于所述电子器件的基底表面的引线,所述引线的一端与所述纳米电极的外侧一端连接,所述引线的另一端与测试台连接,以便于通过所述测试台对所述电子器件进行电学测试,得到对应于至少一种形貌和包覆层的电子器件的原子迁移电学数据

7.本公开第四方面提出了一种测试电路的制备方法,所述制备方法适于制备如上述第三方面中任一实施方式所述的电子器件的测试电路,所述制备方法包括:通过如上述第二方面中任一实施方式所述的电子器件的制备方法制备得到电子器件;以及通过微纳加工的方式在所述电子器件的基底表面形成多条引线,其中,所述电子器件中的每个纳米电极
外侧一端与所述引线的一端连接,所述引线的另一端与测试台连接

8.本公开第五方面提出了一种测试电路的测试方法,所述测试方法适于对如上述第三方面中任一实施方式所述的电子器件的测试电路进行电学测试,所述测试方法包括:通过测试台对所述测试电路中的电子器件进行电流传输特性的测试,得到对应于至少一种形貌和包覆层的电子器件的电流传输特性;以及依据测试得到的电子器件的电流传输特性确定符合要求的纳米电极形貌和包覆层的类型

9.本公开第六方面提出了另一种电子器件,包括:基底;以及,形成于所述基底表面的纳米电极对,其中,所述纳米电极对包括至少两个纳米电极,所述两个纳米电极之间具有纳米间隙,所述两个纳米电极相向地布置;其中,所述基底表面形成有凹槽,所述凹槽位于所述纳米间隙下方,且所述凹槽的宽度不小于所述纳米间隙的宽度

10.本公开第七方面提出了另一种电子器件的制备方法,所述制备方法适于制备上述第六方面中任一实施方式所述的电子器件,所述制备方法包括:先通过液相合成方法在溶液中合成纳米电极,然后利用纳米电极的自组装特性使得溶液相的纳米颗粒在基底表面形成自组装阵列;在非共价键的相互作用下,在同一所述电子器件的两个纳米电极之间形成纳米间隙;以及在所述基底上进行刻蚀形成位于所述纳米间隙下方的凹槽

11.本公开第八方面提出了另一种电子器件的测试电路,包括:多个如上述第六方面中任一实施方式所述的电子器件,其中,所述多个电子器件包含的所有纳米电极中包括有至少一种形貌,并且所述多个电子器件包含所有基底的凹槽中包括有至少一种凹槽形态和凹槽尺寸;以及形成于所述电子器件的基底表面的引线,所述引线的一端与所述纳米电极的外侧一端连接,所述引线的另一端与测试台连接,以便于通过所述测试台对所述电子器件进行电学测试,得到对应于至少一种形貌

凹槽形态和凹槽尺寸的电子器件的原子迁移电学数据

12.本公开第九方面提出了另一种测试电路的制备方法,所述制备方法适于制备如上述第八方面中任一实施方式所述的电子器件的测试电路,所述制备方法包括:通过如上述第七方面中任一实施方式所述的电子器件的制备方法制备得到电子器件;以及通过微纳加工的方式在所述电子器件的基底表面形成多条引线,其中,所述电子器件中的每个纳米电极外侧一端与所述引线的一端连接,所述引线的另一端与测试台连接

13.本公开第十方面提出了另一种测试电路的测试方法,所述测试方法适于对如上述第八方面中任一实施方式所述的电子器件的测试电路进行电学测试,所述测试方法包括:通过测试台对所述测试电路中的电子器件进行电流传输特性的测试,得到对应于至少一种形貌

凹槽形态和凹槽尺寸的电子器件的电流传输特性;以及依据测试得到的电子器件的电流传输特性确定符合要求的纳米电极形貌和凹槽形态的类型以及凹槽尺寸

14.本公开第十一方面提出了又一种电子器件,包括:基底;形成于所述基底表面的纳米电极对,其中,所述纳米电极对包括至少两个纳米电极,所述两个纳米电极之间具有纳米间隙,所述两个纳米电极相向地布置;以及,包覆于所述两个纳米电极表面的包覆层,所述包覆层被构造为阻碍所述两个纳米电极之间的原子迁移;其中,所述基底表面形成有凹槽,所述凹槽位于所述纳米间隙下方,且所述凹槽的宽度不小于所述纳米间隙的宽度

15.本公开第十二方面提出了又一种电子器件的制备方法,所述制备方法适于制备如上述第十一方面中任一实施方式所述的电子器件,所述制备方法包括:先通过液相合成方
法在溶液中合成具有包覆层的纳米电极,然后利用纳米电极的自组装特性使得溶液相的纳米颗粒在基底表面形成自组装阵列,或者,先利用纳米电极的自组装特性使得溶液相的纳米颗粒在基底表面形成自组装阵列,然后通过原子层沉积技术或真空蒸镀工艺使包覆层沉积在纳米电极上;在非共价键的相互作用下,在同一所述电子器件的两个纳米电极之间形成纳米间隙;以及在所述基底上进行刻蚀形成位于所述纳米间隙下方的凹槽

16.本公开第十三方面提出了一种电子器件的测试电路,包括:多个如上述第十一方面中任一实施方式所述的电子器件,所述多个电子器件包含的所有纳米电极中包括有至少一种形貌并且包括有至少一种包覆层,并且所述多个电子器件包含所有基底的凹槽中包括有至少一种凹槽形态和凹槽尺寸;以及形成于所述电子器件的基底表面的引线,所述引线的一端与所述纳米电极的外侧一端连接,所述引线的另一端与测试台连接,以便于通过所述测试台对所述电子器件进行电学测试,得到对应于至少一种形貌

包覆层

凹槽形态和凹槽尺寸的电子器件的原子迁移电学数据

17.本公开第十四方面提出了一种测试电路的制备方法,所述制备方法适于制备如上述第十三方面中任一实施方式所述的电子器件的测试电路,所述制备方法包括:通过如上述第十二方面中任一实施方式所述的电子器件的制备方法制备得到电子器件;以及通过微纳加工的方式在所述电子器件的基底表面形成多条引线,其中,所述电子器件中的每个纳米电极外侧一端与所述引线的一端连接,所述引线的另一端与测试台连接

18.本公开第十五方面提出了一种测试电路的测试方法,所述测试方法适于对如上述第十四方面中任一实施方式所述的电子器件的测试电路进行电学测试,所述测试方法包括:通过测试台对所述测试电路中的电子器件进行电流传输特性的测试,得到对应于至少一种形貌

包覆层

凹槽形态和凹槽尺寸的电子器件的电流传输特性;以及依据测试得到的电子器件的电流传输特性确定符合要求的纳米电极形貌

包覆层和凹槽形态的类型以及凹槽尺寸

附图说明
19.附图示出了本公开的示例性实施方式,并与其说明一起用于解释本公开的原理,其中包括了这些附图以提供对本公开的进一步理解,并且附图包括在本说明书中并构成本说明书的一部分

20.图1是根据本公开的一个实施方式的电子器件在一种视角下的结构示意图

21.图2是图1中的电子器件在另一种视角下的结构示意图

22.图3是棒状纳米电极的其中一种形貌的原子级平滑界面的三维微观结构示意图

23.图4是六角板状纳米电极的其中一种形貌的的原子级平滑界面的三维微观结构示意图

24.图5是六角板状纳米电极的另一种形貌的的原子级平滑界面的三维微观结构示意图

25.图6是根据本公开的一个实施方式的电子器件的制备方法的流程示意图

26.图7是根据本公开的一个实施方式的电子器件的测试电路在一种视角下的结构示意图

27.图8是图7中的测试电路在另一种视角下的结构示意图

28.图9是金纳米棒和金纳米板的
sem
表征图

29.图
10
是金纳米棒和金纳米板的电学传输特性曲线示意图

30.图
11
是根据本公开的一个实施方式的测试电路的制备方法的流程示意图

31.图
12
是根据本公开的一个实施方式的测试电路的测试方法的流程示意图

32.图
13
是根据本公开的另一个实施方式的电子器件在一种视角下的结构示意图

33.图
14
是图
13
中的电子器件在另一种视角下的结构示意图

34.图
15
是根据本公开的另一个实施方式的电子器件的制备方法的流程示意图

35.图
16
是根据本公开的另一个实施方式的电子器件的测试电路在一种视角下的结构示意图

36.图
17
是图
16
中的测试电路在另一种视角下的结构示意图

37.图
18
是根据本公开的另一个实施方式的测试电路的制备方法的流程示意图

38.图
19
是根据本公开的另一个实施方式的测试电路的测试方法的流程示意图

39.图
20
是根据本公开的又一个实施方式的电子器件在一种视角下的结构示意图

40.图
21
是图
20
中的电子器件在另一种视角下的结构示意图

41.图
22
是根据本公开的又一个实施方式的电子器件的制备方法的流程示意图

42.图
23
是根据本公开的又一个实施方式的电子器件的测试电路在一种视角下的结构示意图

43.图
24
是图
23
中的测试电路在另一种视角下的结构示意图

44.图
25
是根据本公开的又一个实施方式的测试电路的制备方法的流程示意图

45.图
26
是根据本公开的又一个实施方式的测试电路的测试方法的流程示意图

46.附图标记:
47.100-基底
48.110-二氧化硅层
49.120-硅层
50.200-纳米电极对
51.210-纳米电极
52.300-包覆层
53.400-引线
具体实施方式
54.下面结合附图和实施方式对本公开作进一步的详细说明

可以理解的是,此处所描述的具体实施方式仅用于解释相关内容,而非对本公开的限定

另外还需要说明的是,为了便于描述,附图中仅示出了与本公开相关的部分

55.需要说明的是,在不冲突的情况下,本公开中的实施方式及实施方式中的特征可以相互组合

下面将参考附图并结合实施方式来详细说明本公开的技术方案

56.除非另有说明,否则示出的示例性实施方式
/
实施例将被理解为提供可以在实践中实施本公开的技术构思的一些方式的各种细节的示例性特征

因此,除非另有说明,否则在不脱离本公开的技术构思的情况下,各种实施方式
/
实施例的特征可以另外地组合

分离

互换和
/
或重新布置

57.本文使用的术语是为了描述具体实施例的目的,而不是限制性的

如这里所使用的,除非上下文另外清楚地指出,否则单数形式“一个
(



)”和“所述
(

)”也意图包括复数形式

此外,当在本说明书中使用术语“包含”和
/
或“包括”以及它们的变型时,说明存在所陈述的特征

整体

步骤

操作

部件

组件和
/
或它们的组,但不排除存在或附加一个或更多个其它特征

整体

步骤

操作

部件

组件和
/
或它们的组

还要注意的是,如这里使用的,术语“基本上”、“大约”和其它类似的术语被用作近似术语而不用作程度术语,如此,它们被用来解释本领域普通技术人员将认识到的测量值

计算值和
/
或提供的值的固有偏差

58.先进节点电子器件
(
如晶体管

存储器

传感器等
)
的发展是建立在器件尺寸
(
如栅极

沟道

互连线等
)
的二维缩放以及高密度三维集成的基础上

特别的,金属电极的尺寸缩减,不仅决定了电子器件的纵向长度,还改变了载流子的特征输运过程

59.例如,当金属电极的间距尺寸在数十至数百纳米尺度时,电极之间的输运过程由电子的热
/
场发射过程所主导

而当金属电极的间距缩减至亚
10
纳米物理长度时,电子的直接隧穿过程开始出现,并对器件输运特性产生较大影响

同时,电极之间的原子定向迁移过程,也会进一步改变器件的输运特性,并直接影响金属电极的稳定性,甚至导致器件的失效

60.因此,为了定制小尺寸电子器件的功能

提升器件的长期稳定性,可以依据器件的功能

结构需求,选择性调控电极之间不同的输运特性

并且,通过调控电极之间不同的原子

量子输运过程,还可以为构筑基于量子输运特征的电子

自旋

光学器件构筑基础

61.然而,在现有的小间距金属电极的研究中,虽然可以观察到量子隧穿

原子迁移等不同输运过程的影响,但难于对其进行选择性调控,仅能通过分析测试数据,推导出关键输运过程,而不能基于特定器件功能需求,主动设计调控电极的载流子传输类型

例如,在薄膜分子电子器件中,小间距电极之间的直接隧穿过程,表现为线性欧姆传输特性;而在相似间距的单分子电子器件的研究中,往往将非线性电流输出曲线也归因为直接隧穿过程

62.造成这一区别的关键原因在于,在单分子电子器件中,由于间距产生的随机性以及电极界面的粗糙性,在电学测试的过程中可能发生金属原子的迁移以及量子隧穿输运过程的重叠,但是这两种现象较难进行区分

此外,目前的加工方法难以高效精准构筑单原子接触的电极,实际的单分子或者单原子器件的电极与理想的形貌设计相去甚远

63.在半导体工业界,为了抑制小间距的金属互连线之间的原子迁移,往往会采用氮化物

金属等材料
(
如氮化钽


)
作为互连线的阻挡层

然而,这一方法在亚
10
纳米的电极间隙中尚面临很多挑战

一方面,在亚
10
纳米间隙内,金属阻挡层的厚度往往仅能有
1-2
纳米,无法有效阻挡原子的定向移动

另一方面,在这样小的间隙内,电场强度已经达到
108v/m
以上,传统的阻挡层很难有效屏蔽高电场的影响

因此,目前尚缺乏有效调控原子迁移与量子输运的方法

64.下面参考附图描述本公开的电子器件及制备方法

测试电路及制备方法

测试方法

65.图1和图2是电子器件在不同视角下的结构示意图

参阅图1和图2,本实施方式的电子器件包括基底
100、
形成于基底
100
表面的纳米电极对
200
以及包覆于两个纳米电极
210
表面的包覆层
300。
66.基底
100
可以为二氧化硅基底

硅基底

碳化物基底

二维材料基底

氮化硅基底

ito(indium tin oxides
,掺锡氧化铟
)
基底

玻璃基底或塑料基底,例如采用硅片作为基底,二氧化硅
/
硅基底可以包括二氧化硅层
110
和硅层
120。
纳米电极对
200
形成于二氧化硅层
110
表面

67.纳米电极对
200
包括至少两个纳米电极
210
,一个纳米电极
210
即为一个纳米颗粒

两个纳米电极
210
之间具有纳米间隙g,纳米间隙g的数值可以是大于等于
0.1
纳米且小于等于
10
纳米,也就是亚
10
纳米的间隙

两个纳米电极
210
相向地布置,即在同一个纳米电极对
200
中,其中一个纳米电极
210
的一端与另一个纳米电极
210
的一端相向设置

纳米电极可以为金纳米电极

银纳米电极

铝纳米电极

镍纳米电极

铁纳米电极

铜纳米电极

钨纳米电极

钯纳米电极

铂纳米电极或铑纳米电极,从而保证纳米颗粒的热稳定性

优良的导电率和在空气中的稳定性满足要求

68.图3至图5为不同形貌的纳米电极的具有原子级平滑界面的三维微观结构示意图

参阅图3至图5,同一个纳米电极对
200
中的两个纳米电极
210
具有相同的形貌,两个纳米电极
210
的形貌可以均为一维结构,或者均为二维结构,或者均为三维结构

其中,一维结构可以包括球状

棒状和线状

二维结构可以包括板状结构

三维结构可以包括立方块

六角状

哑铃状

五角双锥状和纳米花状

以棒状为例,棒状的纳米电极对应图3,六角板状的纳米电极对应图4和图5,其中,图4中的纳米电极采用六角板的角部作为朝向对侧纳米电极的一端,图5中的纳米电极采用六角板的面部作为朝向对侧纳米电极的一端

纳米电极
210
可以被构造为具有原子级平滑的表面

图1和图2中的纳米电极
210
采用的是棒状的纳米电极

69.通过对棒状金纳米电极和六角板状金纳米电极分别进行电学测试,可知在相同间距

相同电压的条件下,金纳米棒的电流高于金纳米板,并且两者的电学传输的动态变化过程不同:金纳米棒表现为非线性电流传输,其电流远高于期望的隧穿电流量级;金纳米板表现为线性的电学传输过程

根据进一步的实验分析,金纳米棒的传输机制为原子迁移辅助电子发射过程,而金纳米板的传输机制为电子直接隧穿过程

因此,可以通过改变纳米电极的形貌来调控载流子的传输过程

70.包覆层
300
被构造为阻碍两个纳米电极
210
之间的原子迁移,通过纳米电极
210
表面修饰形成包覆层
300
来稳定纳米电极
210
在界面处的原子,降低原子摆脱晶格束缚并在基底
100
表面定向运动的可能性,从而实现有效抑制原子迁移

可以理解的是,包覆层
300
可以被构造为包覆纳米电极
210
的位于纳米间隙处的附近区域,也可以被构造为包覆纳米电极
210
的全部区域

71.包覆层
300
可以为
0-10
纳米厚度以内的壳层结构

壳层结构可以包括金属

合金

金属氧化物

金属氮化物

气态分子

有机分子

生物分子或复盐组分

例如壳层结构可以为钯金属层或铂金属层

在采用钯金属层作为包覆层
300
时,金纳米电极即为钯包金,同理,在采用铂金属层作为包覆层
300
时,金纳米电极即为铂包金

72.对于包覆层来说,采用不同的金属组成时,其金属活化能

金属原子的迁移率

晶格热振动表现各异

在极高电场密度下
(108v/m)
,金属界面状态的改变会显著改变电流密度,甚至会改变金属的传输机制

例如,在金纳米棒的表面合成原子级平滑的钯金属层或者铂金属层,或者在金属电极表面修饰有机小分子层

因此,可以通过改变电极的元素组成同样能够调控载流子的传输过程

73.根据本实施方式提出的电子器件,通过改变纳米电极的组成,在纳米电极表面修
饰形成包覆层来稳定纳米电极在界面处的原子,从而有效抑制原子迁移,实现对载流子输运过程的调控,提升了电子器件的性能有助于促进小间距高性能器件的持续发展,弥补了现有器件调控能力的不足,既避免了小间距电极之间的不可控原子迁移,又为先进节点高性能电子

分子

量子

原子器件的规模化构筑奠定基础

74.图6是根据本公开的一个实施方式的电子器件的制备方法的流程示意图

参阅图6,本实施方式的电子器件的制备方法
s100
适于制备上述图1和图2对应的实施方式所述的电子器件

本实施方式的制备方法
s100
包括以下步骤
s110
和步骤
s120。
75.s110
,先通过液相合成方法在溶液中合成具有包覆层的纳米电极,然后利用纳米电极的自组装特性使得溶液相的纳米颗粒在基底表面形成自组装阵列,或者,先利用纳米电极的自组装特性使得溶液相的纳米颗粒在基底表面形成自组装阵列,然后通过原子层沉积技术或真空蒸镀工艺使包覆层沉积在纳米电极上

76.s120
,在非共价键的相互作用下,在同一电子器件的两个纳米电极之间形成纳米间隙

77.示例性地,对于铂包金或者钯包金纳米棒,以金纳米棒作为种子层,铂和钯利用化学还原法在金纳米棒均匀沉积,形成可控厚度的核壳结构

对于单分子包覆的纳米棒,利用烷烃巯基和金原子的共价吸附作用,在金纳米棒表面形成单分子层

78.纳米颗粒自组装是指:纳米颗粒在溶剂蒸发诱导下,发生自发的纳米颗粒的有序聚集过程

通过调节表面的亲疏水性以及表面沉积位点的三维形貌,沉积在基底表面的纳米颗粒会自组装形成特定的组装阵列形貌

通过改变基底表面结合位点的分布,调控纳米颗粒在表面的组装位点和形貌

由于纳米颗粒之间存在范德华力等相互作用,因此纳米颗粒之间形成纳米间隙
g。
79.可以理解的是,包覆层的形成方式,也可以是先进行自组装,之后再进行表面修饰得到包覆层

包覆层的两种形成方式择一选用即可

80.参阅图1和图2,通过本实施方式的制备方法
s100
得到的电子器件包括基底
100、
形成于基底
100
表面的纳米电极对
200
以及包覆于两个纳米电极
210
表面的包覆层
300。
基底
100、
纳米电极对
200
和包覆层
300
的结构中未披露的细节,可参照本公开提出的图1和图2对应的实施方式的电子器件中所披露的细节,此处不再赘述

81.在步骤
s110
之前,可以先基于对电子器件的功能需求,选取用于合成纳米电极的材料,功能需求可以包括:热稳定性

优良的导电率和在空气中的稳定性
(
即难以被氧化
)。
由于金能够满足上述功能需求,因此选择原子级平滑的金纳米颗粒作为电极材料的选择

其中,纳米电极表面无吸附配体,或者表面配体可通过离心

加热的方法除去

82.根据本实施方式提出的电子器件的制备方法,通过改变纳米电极的组成,在纳米电极表面修饰形成包覆层来稳定纳米电极在界面处的原子,从而有效抑制原子迁移,实现对载流子输运过程的调控,提升了电子器件的性能有助于促进小间距高性能器件的持续发展,弥补了现有器件调控能力的不足,既避免了小间距电极之间的不可控原子迁移,又为先进节点高性能电子

分子

量子

原子器件的规模化构筑奠定基础

83.图7和图8是根据本公开的一个实施方式的电子器件的测试电路在不同视角下的结构示意图

参阅图7和图8,本实施方式的测试电路包括多个电子器件和形成于电子器件的基底
100
表面的引线
400。
电子器件包括基底
100、
形成于基底
100
表面的纳米电极对
200

及包覆于两个纳米电极
210
表面的包覆层
300。
两个纳米电极
210
之间具有纳米间隙
g。
基底
100、
纳米电极对
200
和包覆层
300
的结构中未披露的细节,可参照本公开提出的图1和图2对应的实施方式的电子器件中所披露的细节,此处不再赘述

所有电子器件包含的所有纳米电极中包括有至少一种形貌并且包括有至少一种包覆层

84.具体的,测试电路中的所有电子器件包含的纳米电极可以只具有单一类型的形貌和单一类型的包覆层,例如测试电路包含的所有电子器件中,所有的纳米电极均为表面包覆有钯金属层的金纳米棒

85.测试电路中的所有电子器件包含的纳米电极可以具有多种类型的形貌和一种类型的包覆层

例如在测试电路包含的所有电子器件中,纳米电极可以为表面包覆有钯金属层的金纳米棒,或者为表面包覆有钯金属层的金纳米板,或者为表面包覆有钯金属层的其他形貌的纳米电极

86.测试电路中的所有电子器件包含的纳米电极还可以具有多种类型的包覆层和一种类型的形貌,例如在测试电路包含的所有电子器件中,纳米电极可以为表面包覆有钯金属层的金纳米棒,或者为表面包覆有有机物的金纳米棒,或者为表面包覆有其他包覆层的金纳米棒

87.测试电路中的所有电子器件包含的纳米电极还可以同时具有多种类型的形貌和多种类型的包覆层,例如在测试电路包含的所有电子器件中,纳米电极可以为表面包覆有钯金属层的金纳米棒或者金纳米板,或者表面包覆有
ctab
的金纳米棒或者金纳米版,或者表面包覆有其他包覆层的金纳米棒或者金纳米板

88.引线
400
的一端与纳米电极
210
的外侧一端连接,引线
400
的另一端与测试台连接,以便于通过测试台对电子器件进行电学测试,得到对应于至少一种形貌和包覆层对应的电子器件的原子迁移电学数据,也就是得到对应于至少一种采用特定形貌和特定种类包覆层
300
的电子器件的原子迁移电学数据

其中,引线
400
可以采用金线,引线
400
的与纳米电极
210
连接的一端称为控制电极,在存在包覆层时,控制电极通过包覆层与纳米电极连接,一个纳米电极对应一个唯一的控制电极

测试台可以采用探针台

89.图9是金纳米棒和金纳米板的
sem
表征图,图
10
是金纳米棒和金纳米板的电学传输特性曲线示意图,其中,
sem
为扫描电子显微镜

参阅图9和图
10
,通过测试台对棒状金纳米电极和六角板状金纳米电极分别进行电学测试,可知在相同间距

相同电压的条件下,金纳米棒的电流高于金纳米板,并且两者的电学传输的动态变化过程不同:金纳米棒表现为非线性电流传输,其电流远高于期望的隧穿电流量级;金纳米板表现为线性的电学传输过程

根据进一步的实验分析,金纳米棒的传输机制为原子迁移辅助电子发射过程,而金纳米板的传输机制为电子直接隧穿过程

因此,可以通过改变纳米电极的形貌来调控载流子的传输过程

90.对于包覆层来说,采用不同的金属组成时,其金属活化能

金属原子的迁移率

晶格热振动表现各异

在极高电场密度下
(108v/m)
,金属界面状态的改变会显著改变电流密度,甚至会改变金属的传输机制

例如,在金纳米棒的表面合成原子级平滑的钯金属层或者铂金属层,或者在金属电极表面修饰有机小分子层

因此,可以通过改变电极的元素组成同样能够调控载流子的传输过程

91.根据本实施方式提出的电子器件的测试电路,能够通过对不同形貌和不同界面类
型的纳米电极进行测试,得到不同形貌且采用不同种类包覆层时电子器件的原子迁移水平,从而确定出符合电学传输特性需求的纳米电极的对应形貌和对应包覆层,能够通过调控纳米电极的组成,在纳米电极表面修饰形成包覆层来稳定纳米电极在界面处的原子,从而有效抑制原子迁移,实现对载流子输运过程的调控,提升了电子器件的性能有助于促进小间距高性能器件的持续发展,弥补了现有器件调控能力的不足,既避免了小间距电极之间的不可控原子迁移,又为先进节点高性能电子

分子

量子

原子器件的规模化构筑奠定基础


11
是根据本公开的一个实施方式的测试电路的制备方法的流程示意图

参阅图
11
,本实施方式的制备方法
s200
适于制备上述图7和图8对应的实施方式所述的测试电路

本实施方式的制备方法
s200
包括以下步骤
s210
和步骤
s220。
92.s210
,通过步骤
s100
所述的电子器件的制备方法制备得到电子器件

93.s220
,通过微纳加工的方式在电子器件的基底表面形成多条引线,其中,电子器件中的每个纳米电极外侧一端与引线的一端连接,引线的另一端与测试台连接,以便于通过测试台对电子器件进行电学测试,得到对应于至少一种形貌和包覆层类型的电子器件的原子迁移电学数据

94.参阅图7和图8,通过本实施方式的制备方法
s200
得到的测试电路,包括多个电子器件和形成于电子器件的基底
100
表面的引线
400。
电子器件包括基底
100、
形成于基底
100
表面的纳米电极对
200
以及包覆于两个纳米电极
210
表面的包覆层
300。
两个纳米电极
210
之间具有纳米间隙
g。
测试电路的结构中未披露的细节,可参照本公开提出的图7和图8对应的实施方式的电子器件中所披露的细节,此处不再赘述

95.通过微纳加工技术能够在特定的位置布局引线

引线
400
的一端与纳米电极
210
的外侧一端连接,引线
400
的另一端与测试台连接,以便于通过测试台对电子器件进行电学测试,得到对应于至少一种采用特定形貌和特定种类包覆层
300
的电子器件的原子迁移电学数据

96.利用液相化学合成方法能够合成不同形貌的纳米颗粒,由此合成不同形貌
(
金纳米六角板和金纳米棒
)、
不同界面组成
(
钯包金和铂包金
)
且界面原子平滑的金属纳米颗粒

这些金属纳米颗粒兼容于后续的引线加工方法及工况条件

97.随后利用纳米颗粒自组装特性,通过超晶格组装方法实现金属纳米电极的超晶格组装,在硅片表面形成具有亚
10
纳米间隙

界面稳定的纳米颗粒阵列,阵列中的纳米颗粒之间存在
0.1-10
纳米的间隙

98.基于上述可寻址的超晶格阵列
(
如金纳米棒超晶格

金纳米板超晶格

铂包金纳米棒超晶格等
)
,通过优化微纳加工过程的温度和曝光剂量等参数,利用电子束曝光和电子束蒸发镀膜仪在纳米电极对的两端加工上百微米的控制电极以及引线
400
,与探针台连接并测试不同形貌

不同界面组成的纳米电极的导电特性

其中,电子束曝光指使用电子束在表面上制造图样的工艺,电子束蒸发镀膜仪是一种用于物理学

材料科学领域的工艺试验仪器,能够蒸发沉积各种金属和介质

99.根据本实施方式提出的测试电路的制备方法,利用液相化学合成方法合成组成丰富

形貌可控

能级可调的纳米颗粒,由此作为界面组成可控

表面原子级平滑

小间距的单晶电极;利用单晶纳米颗粒自组装形成的
0.1-10
纳米间隙的纳米电极对,突破了电极界面粗糙

单一电极尺寸分布范围大

空间精准定位难的加工限制;通过有效调控单晶纳米电极
的界面形貌和界面组成等参数,即可实现亚
10
纳米间距下不同的电学传输模式选择性激活,为未来单分子或者单原子器件的设计提供调控手段

100.制备得到的测试电路能够通过对不同形貌和不同界面类型的纳米电极进行测试,得到不同形貌且采用不同种类包覆层时电子器件的原子迁移水平,从而确定出符合电学传输特性需求的纳米电极的对应形貌和对应包覆层,能够通过调控纳米电极的组成,在纳米电极表面修饰形成包覆层来稳定纳米电极在界面处的原子,从而有效抑制原子迁移,实现对载流子输运过程的调控,提升了电子器件的性能有助于促进小间距高性能器件的持续发展,弥补了现有器件调控能力的不足,既避免了小间距电极之间的不可控原子迁移,又为先进节点高性能电子

分子

量子

原子器件的规模化构筑奠定基础

101.图
12
是根据本公开的一个实施方式的测试电路的测试方法的流程示意图

参阅图
12
,本实施方式的测试方法
s300
适于对上述图7和图8对应的实施方式所述的测试电路进行电学测试

本实施方式的测试方法
s300
包括以下步骤
s310
和步骤
s320。
102.s310
,通过测试台对测试电路中的电子器件进行电流传输特性的测试,得到对应于至少一种形貌和包覆层的电子器件的电流传输特性

103.s320
,依据测试得到的电子器件的电流传输特性确定符合要求的纳米电极形貌和包覆层的类型

104.测试台可以采用探针台,通过探针台对纳米电极施加直流电压或者脉冲电压,记录电流随着电压

时间

温度的变化,平行测试多个电子器件,统计电子器件的电学性能表现,对电子器件界面进行形貌分析,利用扫描电子显微镜以及透射电子显微镜观察电子器件界面的间距变化,也就是同一纳米电极对中的两个纳米电极之间的间隙的变化,得到对应于至少一种采用特定形貌和特定种类包覆层的电子器件的原子迁移电学数据

依据不同形貌和不同包覆层对应的原子迁移电学数据的不同,选择出性能符合需求的电子器件,进而得到选中的电子器件具有的特定形貌和特定包覆层

105.根据本实施方式提出的测试电路的测试方法,通过有效调控单晶纳米电极的界面形貌和界面组成等参数,即可实现亚
10
纳米间距下不同的电学传输模式选择性激活,为未来单分子或者单原子器件的设计提供调控手段;并且该方法能够通过对不同形貌和不同界面类型的纳米电极进行测试,得到不同形貌且采用不同种类包覆层时电子器件的原子迁移水平,从而确定出符合电学传输特性需求的纳米电极的对应形貌和对应包覆层,能够通过调控纳米电极的组成,在纳米电极表面修饰形成包覆层来稳定纳米电极在界面处的原子,从而有效抑制原子迁移,实现对载流子输运过程的调控,提升了电子器件的性能有助于促进小间距高性能器件的持续发展,弥补了现有器件调控能力的不足,既避免了小间距电极之间的不可控原子迁移,又为先进节点高性能电子

分子

量子

原子器件的规模化构筑奠定基础

106.本公开还提供了一种电子设备,包括:存储器,存储器存储执行指令;以及处理器或其他硬件模块,处理器或其他硬件模块执行存储器存储的执行指令,使得处理器或其他硬件模块执行上述的电子器件的制备方法,或执行上述的测试电路的制备方法,或执行上述的测试电路的测试方法

107.本公开还提供了一种可读存储介质,可读存储介质中存储有执行指令,所述执行指令被处理器执行时用于实现上述的电子器件的制备方法,或实现上述的测试电路的制备
方法,或实现上述的测试电路的测试方法

108.图
13
和图
14
是根据本公开的另一个实施方式的电子器件在不同视角下的结构示意图

参阅图
13
和图
14
,本实施方式的电子器件包括基底
100
和形成于基底
100
表面的纳米电极对
200。
109.基底
100
可以为二氧化硅基底

硅基底

碳化物基底

二维材料基底或氮化物基底,例如采用硅片作为基底,二氧化硅
/
硅基底可以包括二氧化硅层
110
和硅层
120。
纳米电极对
200
形成于二氧化硅层
110
表面

110.纳米电极对
200
包括至少两个纳米电极
210
,一个纳米电极
210
即为一个纳米颗粒

两个纳米电极
210
之间具有纳米间隙g,纳米间隙g的数值可以是大于等于
0.1
纳米且小于等于
10
纳米,也就是亚
10
纳米的间隙

两个纳米电极
210
相向地布置,即在同一个纳米电极对
200
中,其中一个纳米电极
210
的一端与另一个纳米电极
210
的一端相向设置

纳米电极可以为金纳米电极

银纳米电极

铝纳米电极

镍纳米电极

铁纳米电极

铜纳米电极

钨纳米电极

钯纳米电极

铂纳米电极或铑纳米电极,从而保证纳米颗粒的热稳定性

优良的导电率和在空气中的稳定性满足要求

111.参阅图3至图5,同一个纳米电极对
200
中的两个纳米电极
210
具有相同的形貌,两个纳米电极
210
的形貌可以均为一维结构,或者均为二维结构,或者均为三维结构

其中,一维结构可以包括球状

棒状和线状

二维结构可以包括板状结构

三维结构可以包括立方块

六角状

哑铃状

五角双锥状和纳米花状

以棒状为例,棒状的纳米电极对应图3,六角板状的纳米电极对应图4和图5,其中,图4中的纳米电极采用六角板的角部作为朝向对侧纳米电极的一端,图5中的纳米电极采用六角板的面部作为朝向对侧纳米电极的一端

纳米电极
210
可以被构造为具有原子级平滑的表面


13
和图
14
中的纳米电极
210
采用的是棒状的纳米电极

可以理解的是,两个纳米电极的形貌也可以不同

112.通过对棒状金纳米电极和六角板状金纳米电极分别进行电学测试,可知在相同间距

相同电压的条件下,金纳米棒的电流高于金纳米板,并且两者的电学传输的动态变化过程不同:金纳米棒表现为非线性电流传输,其电流远高于期望的隧穿电流量级;金纳米板表现为线性的电学传输过程

根据进一步的实验分析,金纳米棒的传输机制为原子迁移辅助电子发射过程,而金纳米板的传输机制为电子直接隧穿过程

因此,可以通过改变纳米电极的形貌来调控载流子的传输过程

113.基底
100
表面形成有凹槽s,凹槽s位于纳米间隙g下方,且凹槽s的宽度不小于纳米间隙g的宽度

凹槽s的宽度可以设置为
100
纳米,凹槽s的深度可以设置为大于等于2纳米

凹槽s的深度通常不大于二氧化硅层的厚度

114.在基底
100
上未存在凹槽时,纳米电极的界面为金纳米棒-二氧化硅-金纳米棒的接触界面,在基底
100
上布置凹槽s之后,纳米电极的界面为金纳米棒-空气-金纳米棒,由于没有二氧化硅界面的参与,金属原子或者硅原子的迁移的路径会被抑制,从而阻断金原子或者界面硅原子迁移的路径,确保界面处电子直接隧穿机理的唯一性

115.根据本实施方式提出的电子器件,通过改变电极的形貌和基底的环境,构建悬空的纳米电极,阻断了在外加电场条件下,原子在基底表面定向迁移的路径,从而有效抑制原子迁移,实现对载流子输运过程的调控,提升了电子器件的性能有助于促进小间距高性能器件的持续发展,弥补了现有器件调控能力的不足,既避免了小间距电极之间的不可控原
子迁移,又为先进节点高性能电子

分子

量子

原子器件的规模化构筑奠定基础

116.图
15
是根据本公开的另一个实施方式的电子器件的制备方法的流程示意图

参阅图
15
,本实施方式的电子器件的制备方法
s400
适于制备上述另一个实施方式所述的电子器件

本实施方式的制备方法
s400
包括以下步骤
s410、
步骤
s420
和步骤
s430。
117.s410
,先通过液相合成方法在溶液中合成纳米电极,然后利用纳米电极的自组装特性使得溶液相的纳米颗粒在基底表面形成自组装阵列

118.s420
,在非共价键的相互作用下,在同一电子器件的两个纳米电极之间形成纳米间隙

119.s430
,在基底上进行刻蚀形成位于纳米间隙下方的凹槽

120.可以通过湿法二氧化硅刻蚀方法
(
例如氢氟酸刻蚀二氧化硅的方法
)
,将金纳米棒-二氧化硅-金纳米棒的接触界面转化为金纳米棒-空气-金纳米棒界面,从而阻断金原子或者界面硅原子迁移的路径,确保界面处电子直接隧穿机理的唯一性

121.参阅图
13
和图
14
,通过本实施方式的制备方法
s400
得到的电子器件包括基底
100
和形成于基底
100
表面的纳米电极对
200。
两个纳米电极
210
之间具有纳米间隙
g。
基底
100
表面形成有凹槽s,凹槽s位于纳米间隙g下方

基底
100、
纳米电极对
200
和凹槽s的结构中未披露的细节,可参照本公开提出的图
13
和图
14
对应的实施方式的电子器件中所披露的细节,此处不再赘述

122.在步骤
s410
之前,可以先基于对电子器件的功能需求,选取用于合成纳米电极的材料,功能需求可以包括:热稳定性

优良的导电率和在空气中的稳定性
(
即难以被氧化
)。
由于金能够满足上述功能需求,因此选择原子级平滑的金纳米颗粒作为电极材料的选择

其中,纳米电极表面无吸附配体,或者表面配体可通过离心

加热的方法除去

123.根据本实施方式提出的电子器件的制备方法,通过改变电极的形貌和基底的环境,构建悬空的纳米电极,阻断了在外加电场条件下,原子在基底表面定向迁移的路径,从而有效抑制原子迁移,实现对载流子输运过程的调控,提升了电子器件的性能有助于促进小间距高性能器件的持续发展,弥补了现有器件调控能力的不足,既避免了小间距电极之间的不可控原子迁移,又为先进节点高性能电子

分子

量子

原子器件的规模化构筑奠定基础

124.图
16
和图
17
是根据本公开的另一个实施方式的电子器件的测试电路在不同视角下的结构示意图

参阅图
16
,本实施方式的测试电路包括多个电子器件和形成于电子器件的基底
100
表面的引线
400。
电子器件包括基底
100
和形成于基底
100
表面的纳米电极对
200。
两个纳米电极
210
之间具有纳米间隙
g。
基底
100
表面形成有凹槽s,凹槽s位于纳米间隙g下方

基底
100、
纳米电极对
200
和凹槽s的结构中未披露的细节,可参照本公开提出的图
13
和图
14
对应的实施方式的电子器件中所披露的细节,此处不再赘述

125.所有电子器件包含的所有纳米电极中包括有至少一种形貌,并且所有电子器件包含的所有基底的凹槽中包括有至少一种凹槽形态和凹槽尺寸

其中,凹槽形态可以包括凹槽的中心位置

横截面形状或其他形状参数中的一项或全部项,横截面形状可以包括长方形

正梯形
(
顶边短于底边
)
和倒梯形
(
顶边长于底边
)。
任一项的参数改变均会使得凹槽形态发生变化

凹槽尺寸包括凹槽的宽度

深度或其他尺寸参数中的一项或全部项

126.具体的,测试电路中的所有电子器件包含的纳米电极可以只具有单一类型的形


单一类型的凹槽形态和相同的凹槽尺寸,例如测试电路包含的所有电子器件中,所有的纳米电极均为金纳米棒,并且所有基底上的凹槽均为方形且凹槽中心与纳米间隙中心重合且凹槽宽度大于间隙宽度

127.测试电路中的所有电子器件包含的纳米电极可以具有多种类型的形貌并且配置有一种类型的凹槽形态和相同的凹槽尺寸,例如在测试电路包含的所有电子器件中,纳米电极可以为凹槽中心与纳米间隙中心重合且凹槽宽度大于间隙宽度的金纳米棒,或者为凹槽中心与纳米间隙中心重合且凹槽宽度大于间隙宽度的金纳米板

128.测试电路中的所有电子器件包含的纳米电极可以具有一种类型的形貌和多种不同类型的凹槽形态以及相同的凹槽尺寸,例如在测试电路包含的所有电子器件中,纳米电极可以均为金纳米棒,其中,部分纳米电极对的凹槽中心与纳米间隙中心重合且凹槽宽度大于间隙宽度,并且凹槽为长方形,还有部分纳米电极对的凹槽中心位于纳米间隙中心的一侧且凹槽宽度明显大于间隙宽度,并且凹槽为正梯形

129.测试电路中的所有电子器件包含的纳米电极可以具有一种类型的形貌和单一类型的凹槽形态以及多种不同的凹槽尺寸,或者具有多种类型的形貌

多种类型的凹槽形态以及相同的凹槽尺寸,或者具有单一类型的形貌

多种类型的凹槽形态以及多种不同的凹槽尺寸,或者具有多种类型的形貌

单一类型的凹槽形态以及多种不同的凹槽尺寸

130.测试电路中的所有电子器件包含的纳米电极还可以同时具有多种类型的形貌并且配置有多种不同凹槽形态和多种不同凹槽尺寸的基底

例如在测试电路包含的所有电子器件中,纳米电极可以为凹槽中心与纳米间隙中心重合且凹槽宽度大于间隙宽度的金纳米棒,并且凹槽为长方形;或者为凹槽中心与纳米间隙中心重合且凹槽宽度大于间隙宽度的金纳米板,并且凹槽为倒梯形;或者为凹槽中心位于纳米间隙中心的一侧且凹槽宽度明显大于间隙宽度的金纳米棒,并且凹槽为长方形;或者为凹槽中心位于纳米间隙中心的一侧且凹槽宽度明显大于间隙宽度的金纳米板,并且凹槽为倒梯形;或者为其他形貌

凹槽形态和凹槽尺寸的纳米电极

131.引线
400
的一端与纳米电极
210
的外侧一端连接,引线
400
的另一端与测试台连接,以便于通过测试台对电子器件进行电学测试,得到对应于至少一种形貌

凹槽形态和凹槽尺寸的电子器件的原子迁移电学数据,也就是得到对应于至少一种同时采用特定形貌

特定凹槽形态和特定凹槽尺寸的电子器件的原子迁移电学数据

132.对于凹槽形成的基底环境来说,可以通过对具有不同形态和尺寸的凹槽的电子器件进行测试,来确定金属原子或者硅原子的迁移路径被抑制的程度

133.根据本实施方式提出的电子器件的测试电路,能够通过对不同形貌和不同基底环境的纳米电极进行测试,得到不同形貌且采用不同凹槽形态和不同凹槽尺寸时电子器件的原子迁移水平,从而确定出符合电学传输特性需求的纳米电极的对应形貌

对应凹槽形态和对应凹槽尺寸,能够通过改变电极的形貌和基底的环境,构建悬空的纳米电极,阻断了在外加电场条件下,原子在基底表面定向迁移的路径,从而有效抑制原子迁移,实现对载流子输运过程的调控,提升了电子器件的性能有助于促进小间距高性能器件的持续发展,弥补了现有器件调控能力的不足,既避免了小间距电极之间的不可控原子迁移,又为先进节点高性能电子

分子

量子

原子器件的规模化构筑奠定基础

134.图
18
是根据本公开的另一个实施方式的测试电路的制备方法的流程示意图

参阅

18
,本实施方式的制备方法
s500
适于制备上述图
16
和图
17
对应的实施方式所述的测试电路

本实施方式的制备方法
s500
包括以下步骤
s510
和步骤
s520。
135.s510
,通过步骤
s400
所述的电子器件的制备方法制备得到电子器件

136.s520
,通过微纳加工的方式在电子器件的基底表面形成多条引线,其中,电子器件中的每个纳米电极外侧一端与引线的一端连接,引线的另一端与测试台连接,以便于通过测试台对电子器件进行电学测试,得到对应于至少一种形貌

凹槽形态和凹槽尺寸的电子器件的原子迁移电学数据

137.参阅图
16
和图
17
,通过本实施方式的制备方法
s500
得到的测试电路,包括多个电子器件和形成于电子器件的基底
100
表面的引线
400。
每个电子器件包括基底
100
和形成于基底
100
表面的纳米电极对
200。
两个纳米电极
210
之间具有纳米间隙
g。
基底
100
表面形成有凹槽s,凹槽s位于纳米间隙g下方

测试电路的结构中未披露的细节,可参照本公开提出的图
16
和图
17
对应的实施方式的电子器件中所披露的细节,此处不再赘述

138.通过微纳加工技术能够在特定的位置布局引线

引线
400
的一端与纳米电极
210
的外侧一端连接,引线
400
的另一端与测试台连接,以便于通过测试台对电子器件进行电学测试,得到对应于至少一种同时采用特定形貌

特定凹槽形态和特定凹槽尺寸的电子器件的原子迁移电学数据

139.利用液相化学合成方法能够合成不同形貌的纳米颗粒,由此合成不同形貌
(
金纳米六角板和金纳米棒
)
且界面原子平滑的金属纳米颗粒

这些金属纳米颗粒兼容于后续的引线加工方法及工况条件

140.随后利用纳米颗粒自组装特性,通过超晶格组装方法实现金属纳米电极的超晶格组装,在硅片表面形成具有亚
10
纳米间隙

界面稳定的纳米颗粒阵列,阵列中的纳米颗粒之间存在
0.1-10
纳米的间隙

141.基于上述可寻址的超晶格阵列
(
如金纳米棒超晶格

金纳米板超晶格

铂包金纳米棒超晶格等
)
,通过优化微纳加工过程的温度和曝光剂量等参数,利用电子束曝光和电子束蒸发镀膜仪在纳米电极对的两端加工上百微米的控制电极以及引线
400
,与探针台连接并测试不同形貌

不同基底环境的纳米电极的导电特性

其中,电子束曝光指使用电子束在表面上制造图样的工艺,电子束蒸发镀膜仪是一种用于物理学

材料科学领域的工艺试验仪器,能够蒸发沉积各种金属和介质

142.根据本实施方式提出的测试电路的制备方法,利用液相化学合成方法合成组成丰富

形貌可控

能级可调的纳米颗粒,由此作为界面组成可控

表面原子级平滑

小间距的单晶电极;利用单晶纳米颗粒自组装形成的
0.1-10
纳米间隙的纳米电极对,突破了电极界面粗糙

单一电极尺寸分布范围大

空间精准定位难的加工限制;通过有效调控单晶纳米电极的界面形貌和基底环境等参数,即可实现亚
10
纳米间距下不同的电学传输模式选择性激活,为未来单分子或者单原子器件的设计提供调控手段

143.制备得到的测试电路能够通过对不同形貌和不同基底环境的纳米电极进行测试,得到不同形貌且不同凹槽形态和凹槽尺寸对应的电子器件的原子迁移水平,从而确定出符合电学传输特性需求的纳米电极的对应形貌

对应凹槽形态和对应凹槽尺寸,能够通过改变电极的形貌和基底的环境,构建悬空的纳米电极,阻断了在外加电场条件下,原子在基底表面定向迁移的路径,从而有效抑制原子迁移,实现对载流子输运过程的调控,提升了电子
器件的性能有助于促进小间距高性能器件的持续发展,弥补了现有器件调控能力的不足,既避免了小间距电极之间的不可控原子迁移,又为先进节点高性能电子

分子

量子

原子器件的规模化构筑奠定基础

144.图
19
是根据本公开的另一个实施方式的测试电路的测试方法的流程示意图

参阅图
19
,本实施方式的测试方法
s600
适于对图
16
和图
17
对应的实施方式所述的测试电路进行电学测试

本实施方式的测试方法
s600
包括以下步骤
s610
和步骤
s620。
145.s610
,通过测试台对测试电路中的电子器件进行电流传输特性的测试,得到对应于至少一种形貌

凹槽形态和凹槽尺寸的电子器件的电流传输特性

146.s620
,依据测试得到的电子器件的电流传输特性确定符合要求的纳米电极形貌和凹槽形态的类型以及凹槽尺寸

147.测试台可以采用探针台,通过探针台对纳米电极施加直流电压或者脉冲电压,记录电流随着电压

时间

温度的变化,平行测试多个电子器件,统计电子器件的电学性能表现,对电子器件界面进行形貌分析,利用扫描电子显微镜以及透射电子显微镜观察电子器件界面的间距变化,也就是同一纳米电极对中的两个纳米电极之间的间隙的变化,得到对应于至少一种采用特定形貌

特定凹槽形态和特定凹槽尺寸的电子器件的原子迁移电学数据

依据不同形貌

不同凹槽形态和不同凹槽尺寸对应的原子迁移电学数据的不同,选择出性能符合需求的电子器件,进而得到选中的电子器件具有的特定形貌

特定凹槽形态和特定凹槽尺寸

148.根据本实施方式提出的测试电路的测试方法,通过有效调控单晶纳米电极的界面形貌和基底环境等参数,即可实现亚
10
纳米间距下不同的电学传输模式选择性激活,为未来单分子或者单原子器件的设计提供调控手段;并且该方法能够通过对不同形貌和不同基底环境的纳米电极进行测试,得到不同形貌且采用不同种类凹槽形态和不同凹槽尺寸时电子器件的原子迁移水平,从而确定出符合电学传输特性需求的纳米电极的对应形貌

对应凹槽形态和对应凹槽尺寸,通过改变电极的形貌和基底的环境,构建悬空的纳米电极,阻断了在外加电场条件下,原子在基底表面定向迁移的路径,从而有效抑制原子迁移,实现对载流子输运过程的调控,提升了电子器件的性能有助于促进小间距高性能器件的持续发展,弥补了现有器件调控能力的不足,既避免了小间距电极之间的不可控原子迁移,又为先进节点高性能电子

分子

量子

原子器件的规模化构筑奠定基础

149.本公开还提供了一种电子设备,包括:存储器,存储器存储执行指令;以及处理器或其他硬件模块,处理器或其他硬件模块执行存储器存储的执行指令,使得处理器或其他硬件模块执行上述另一个实施方式的电子器件的制备方法,或执行上述另一个实施方式的测试电路的制备方法,或执行上述另一个实施方式的测试电路的测试方法

150.本公开还提供了一种可读存储介质,可读存储介质中存储有执行指令,所述执行指令被处理器执行时用于实现上述另一个实施方式的电子器件的制备方法,或实现上述另一个实施方式的测试电路的制备方法,或实现上述另一个实施方式的测试电路的测试方法

151.图
20
和图
21
是根据本公开的又一个实施方式的电子器件在不同视角下的结构示意图

参阅图
20
和图
21
,本实施方式的电子器件包括基底
100、
形成于基底
100
表面的纳米电极对
200
以及包覆于两个纳米电极
210
表面的包覆层
300。
152.基底
100
可以为二氧化硅基底

硅基底

碳化物基底

二维材料基底或氮化物基底,例如采用硅片作为基底,基底
100
可以包括二氧化硅层
110
和硅层
120。
纳米电极对
200
形成于二氧化硅层
110
表面

153.纳米电极对
200
包括至少两个纳米电极
210
,一个纳米电极
210
即为一个纳米颗粒

两个纳米电极
210
之间具有纳米间隙g,纳米间隙g的数值可以是大于等于
0.1
纳米且小于等于
10
纳米,也就是亚
10
纳米的间隙

两个纳米电极
210
相向地布置,即在同一个纳米电极对
200
中,其中一个纳米电极
210
的一端与另一个纳米电极
210
的一端相向设置

纳米电极可以为金纳米电极

银纳米电极

铝纳米电极

镍纳米电极

铁纳米电极

铜纳米电极

钨纳米电极

钯纳米电极

铂纳米电极或铑纳米电极,从而保证纳米颗粒的热稳定性

优良的导电率和在空气中的稳定性满足要求

154.图3至图5为不同形貌的纳米电极的具有原子级平滑界面的三维微观结构示意图

参阅图3至图5,同一个纳米电极对
200
中的两个纳米电极
210
具有相同的形貌,两个纳米电极
210
的形貌可以均为一维结构,或者均为二维结构,或者均为三维结构

其中,一维结构可以包括球状

棒状和线状

二维结构可以包括板状结构

三维结构可以包括立方块

六角状

哑铃状

五角双锥状和纳米花状

以棒状为例,棒状的纳米电极对应图3,六角板状的纳米电极对应图4和图5,其中,图4中的纳米电极采用六角板的角部作为朝向对侧纳米电极的一端,图5中的纳米电极采用六角板的面部作为朝向对侧纳米电极的一端

纳米电极
210
可以被构造为具有原子级平滑的表面


20
和图
21
中的纳米电极
210
采用的是棒状的纳米电极

155.通过对棒状金纳米电极和六角板状金纳米电极分别进行电学测试,可知在相同间距

相同电压的条件下,金纳米棒的电流高于金纳米板,并且两者的电学传输的动态变化过程不同:金纳米棒表现为非线性电流传输,其电流远高于期望的隧穿电流量级;金纳米板表现为线性的电学传输过程

根据进一步的实验分析,金纳米棒的传输机制为原子迁移辅助电子发射过程,而金纳米板的传输机制为电子直接隧穿过程

因此,可以通过改变纳米电极的形貌来调控载流子的传输过程

156.包覆层
300
被构造为阻碍两个纳米电极
210
之间的原子迁移,通过纳米电极
210
表面修饰形成包覆层
300
来稳定纳米电极
210
在界面处的原子,降低原子摆脱晶格束缚并在基底
100
表面定向运动的可能性,从而实现有效抑制原子迁移

可以理解的是,包覆层
300
可以被构造为包覆纳米电极
210
的位于纳米间隙处的附近区域,也可以被构造为包覆纳米电极
210
的全部区域

157.包覆层
300
可以为
0-10
纳米厚度以内的壳层结构

壳层结构可以包括金属

合金

金属氧化物

金属氮化物

气态分子

有机分子

生物分子或复盐组分

例如壳层结构可以为钯金属层或铂金属层

在采用钯金属层作为包覆层
300
时,金纳米电极即为钯包金,同理,在采用铂金属层作为包覆层
300
时,金纳米电极即为铂包金

158.对于包覆层来说,采用不同的金属组成时,其金属活化能

金属原子的迁移率

晶格热振动表现各异

在极高电场密度下
(108v/m)
,金属界面状态的改变会显著改变电流密度,甚至会改变金属的传输机制

例如,在金纳米棒的表面合成原子级平滑的钯金属层或者铂金属层,或者在金属电极表面修饰有机小分子层

因此,可以通过改变电极的元素组成同样能够调控载流子的传输过程

159.基底
100
表面形成有凹槽s,凹槽s位于纳米间隙g下方,且凹槽s的宽度不小于纳米
间隙g的宽度

凹槽s的宽度可以设置为
100
纳米,凹槽s的深度可以设置为大于等于2纳米

凹槽s的深度通常不大于二氧化硅层的厚度

160.在基底
100
上未存在凹槽时,纳米电极的界面为金纳米棒-二氧化硅-金纳米棒的接触界面,在基底
100
上布置凹槽s之后,纳米电极的界面为金纳米棒-空气-金纳米棒,由于没有二氧化硅界面的参与,金属原子或者硅原子的迁移的路径会被抑制,从而阻断金原子或者界面硅原子迁移的路径,确保界面处电子直接隧穿机理的唯一性

161.根据本实施方式提出的电子器件,通过改变纳米电极的组成,在纳米电极表面修饰形成包覆层来稳定纳米电极在界面处的原子,以及改变基底的环境构建悬空的纳米电极,阻断了在外加电场条件下,原子在基底表面定向迁移的路径,从而有效抑制原子迁移,实现对载流子输运过程的调控,提升了电子器件的性能有助于促进小间距高性能器件的持续发展,弥补了现有器件调控能力的不足,既避免了小间距电极之间的不可控原子迁移,又为先进节点高性能电子

分子

量子

原子器件的规模化构筑奠定基础

162.图
22
是根据本公开的又一个实施方式的电子器件的制备方法的流程示意图

参阅图
22
,本实施方式的电子器件的制备方法
s700
适于制备上述图
20
和图
21
对应的实施方式所述的电子器件

本实施方式的制备方法
s700
包括以下步骤
s710、
步骤
s720
和步骤
s730。
163.s710
,先通过液相合成方法在溶液中合成具有包覆层的纳米电极,然后利用纳米电极的自组装特性使得溶液相的纳米颗粒在基底表面形成自组装阵列,或者,先利用纳米电极的自组装特性使得溶液相的纳米颗粒在基底表面形成自组装阵列,然后通过原子层沉积技术或真空蒸镀工艺使包覆层沉积在纳米电极上

164.s720
,在非共价键的相互作用下,在同一电子器件的两个纳米电极之间形成纳米间隙

165.s730
,在基底上进行刻蚀形成位于纳米间隙下方的凹槽

166.示例性地,对于铂包金或者钯包金纳米棒,以金纳米棒作为种子层,铂和钯利用化学还原法在金纳米棒均匀沉积,形成可控厚度的核壳结构

对于单分子包覆的纳米棒,利用烷烃巯基和金原子的共价吸附作用,在金纳米棒表面形成单分子层

167.可以通过湿法二氧化硅刻蚀方法
(
例如氢氟酸刻蚀二氧化硅的方法
)
,将金纳米棒-二氧化硅-金纳米棒的接触界面转化为金纳米棒-空气-金纳米棒界面,从而阻断金原子或者界面硅原子迁移的路径,确保界面处电子直接隧穿机理的唯一性

168.参阅图
20
和图
21
,通过本实施方式的制备方法
s700
得到的电子器件包括基底
100、
形成于基底
100
表面的纳米电极对
200
以及包覆于两个纳米电极
210
表面的包覆层
300。
两个纳米电极
210
之间具有纳米间隙
g。
基底
100
表面形成有凹槽s,凹槽s位于纳米间隙g下方

基底
100、
纳米电极对
200、
包覆层
300
和凹槽s的结构中未披露的细节,可参照本公开提出的图
20
和图
21
对应的实施方式的电子器件中所披露的细节,此处不再赘述

169.在步骤
s710
之前,可以先基于对电子器件的功能需求,选取用于合成纳米电极的材料,功能需求可以包括:热稳定性

优良的导电率和在空气中的稳定性
(
即难以被氧化
)。
由于金能够满足上述功能需求,因此选择原子级平滑的金纳米颗粒作为电极材料的选择

其中,纳米电极表面无吸附配体,或者表面配体可通过离心

加热的方法除去

170.根据本实施方式提出的电子器件的制备方法,通过改变纳米电极的组成,在纳米电极表面修饰形成包覆层来稳定纳米电极在界面处的原子,以及改变基底环境构建悬空的
纳米电极,阻断了在外加电场条件下,原子在基底表面定向迁移的路径,从而有效抑制原子迁移,实现对载流子输运过程的调控,提升了电子器件的性能有助于促进小间距高性能器件的持续发展,弥补了现有器件调控能力的不足,既避免了小间距电极之间的不可控原子迁移,又为先进节点高性能电子

分子

量子

原子器件的规模化构筑奠定基础

171.图
23
和图
24
是根据本公开的又一个实施方式的电子器件的测试电路的结构示意图

参阅图
23
和图
24
,本实施方式的测试电路包括多个电子器件和形成于电子器件的基底
100
表面的引线
400。
电子器件包括基底
100、
形成于基底
100
表面的纳米电极对
200
以及包覆于两个纳米电极
210
表面的包覆层
300。
两个纳米电极
210
之间具有纳米间隙
g。
基底
100
表面形成有凹槽s,凹槽s位于纳米间隙g下方

基底
100、
纳米电极对
200、
包覆层
300
和凹槽s的结构中未披露的细节,可参照本公开提出的图
20
和图
21
对应的实施方式的电子器件中所披露的细节,此处不再赘述

172.所有电子器件包含的所有纳米电极中包括有至少一种形貌并且包括有至少一种包覆层,并且所有电子器件包含的所有基底的凹槽中包括有至少一种凹槽形态和凹槽尺寸

173.具体的,测试电路中的所有电子器件包含的纳米电极可以只具有单一类型的形貌

单一类型的包覆层

单一类型的凹槽形态和相同的凹槽尺寸,例如测试电路包含的所有电子器件中,所有的纳米电极均为表面包覆有钯金属层的金纳米棒,并且所有基底上的凹槽均为方形且凹槽中心与纳米间隙中心重合且凹槽宽度大于间隙宽度

174.测试电路中的所有电子器件包含的纳米电极可以具有多种类型的形貌

一种类型的包覆层

一种类型的凹槽形态和相同的凹槽尺寸,例如在测试电路包含的所有电子器件中,纳米电极可以为表面包覆有钯金属层的金纳米棒,或者为表面包覆有钯金属层的金纳米板,或者为表面包覆有钯金属层的其他形貌的纳米电极,其中,所有基底上的凹槽均为长方形且凹槽中心与纳米间隙中心重合且凹槽宽度大于间隙宽度

175.测试电路中的所有电子器件包含的纳米电极还可以具有一种类型的形貌

多种类型的包覆层

一种类型的凹槽形态和相同的凹槽尺寸,例如在测试电路包含的所有电子器件中,纳米电极可以为表面包覆有钯金属层的金纳米棒,或者为表面包覆有
co
分子层的金纳米棒,或者为表面包覆有其他包覆层的金纳米棒,其中,所有基底上的凹槽均为长方形且凹槽中心与纳米间隙中心重合且凹槽宽度大于间隙宽度

176.测试电路中的所有电子器件包含的纳米电极还可以具有一种类型的形貌

一种类型的包覆层

多种类型的凹槽形态以及相同的凹槽尺寸,例如在测试电路包含的所有电子器件中,纳米电极可以均为表面包覆有钯金属层的金纳米棒,其中,部分纳米电极对的凹槽中心与纳米间隙中心重合且凹槽宽度大于间隙宽度,并且凹槽为长方形;还有部分纳米电极对的凹槽中心位于纳米间隙中心的一侧且凹槽宽度明显大于间隙宽度,并且凹槽为长方形

凹槽的横截面形态还可以设置为正梯形

倒梯形或其他形状

177.测试电路中的所有电子器件包含的纳米电极还可以具有一种类型的形貌

一种类型的包覆层

一种类型的凹槽形态以及多种不同的凹槽尺寸,或者具有多种类型的形貌

多种类型的包覆层

一种类型的凹槽形态以及相同的凹槽尺寸,或者具有多种类型的形貌

一种类型的包覆层

多种类型的凹槽形态以及相同的凹槽尺寸,或者具有多种类型的形貌

一种类型的包覆层

一种类型的凹槽形态以及不同的凹槽尺寸,或者具有一种类型的形貌


种类型的包覆层

多种类型的凹槽形态以及相同的凹槽尺寸,或者具有一种类型的形貌

多种类型的包覆层

一种类型的凹槽形态以及不同的凹槽尺寸,或者具有一种类型的形貌

一种类型的包覆层

多种类型的凹槽形态以及不同的凹槽尺寸,或者具有多种类型的形貌

多种类型的包覆层

多种类型的凹槽形态以及相同的凹槽尺寸,或者具有多种类型的形貌

多种类型的包覆层

一种类型的凹槽形态以及不同的凹槽尺寸,或者具有多种类型的形貌

一种类型的包覆层

多种类型的凹槽形态以及不同的凹槽尺寸,或者具有一种类型的形貌

多种类型的包覆层

多种类型的凹槽形态以及不同的凹槽尺寸

178.测试电路中的所有电子器件包含的纳米电极还可以同时具有多种类型的形貌

多种类型的包覆层并配置有多种不同类型的凹槽形态和多种不同凹槽尺寸的基底

例如在测试电路包含的所有电子器件中,部分纳米电极对的凹槽中心与纳米间隙中心重合且凹槽宽度大于间隙宽度,并且这些纳米电极对的纳米电极为表面包覆有钯金属层的金纳米棒,并且凹槽为正梯形;还有部分纳米电极对的凹槽中心位于纳米间隙中心的一侧且凹槽宽度明显大于间隙宽度,并且这些纳米电极对的纳米电极为表面包覆有
h2o
分子层的金纳米板,并且凹槽为倒梯形;还可以有部分纳米电极对采用其他类型的形貌

包覆层和凹槽形态以及其他凹槽尺寸

179.引线
400
的一端与纳米电极
210
的外侧一端连接,引线
400
的另一端与测试台连接,以便于通过测试台对电子器件进行电学测试,得到对应于至少一种形貌

包覆层

凹槽形态和凹槽尺寸对应的电子器件的原子迁移电学数据,也就是得到对应于至少一种采用特定形貌

特定种类包覆层
300、
特定凹槽形态和特定凹槽尺寸的电子器件的原子迁移电学数据

180.对于包覆层来说,采用不同的金属组成时,其金属活化能

金属原子的迁移率

晶格热振动表现各异

在极高电场密度下
(108v/m)
,金属界面状态的改变会显著改变电流密度,甚至会改变金属的传输机制

例如,在金纳米棒的表面合成原子级平滑的钯金属层或者铂金属层,或者在金属电极表面修饰有机小分子层

因此,可以通过改变电极的元素组成同样能够调控载流子的传输过程

181.对于凹槽形成的界面组成来说,可以通过对具有不同形态和尺寸的凹槽的电子器件进行测试,来确定金属原子或者硅原子的迁移路径被抑制的程度

182.根据本实施方式提出的电子器件的测试电路,能够通过对不同形貌

不同界面类型

不同凹槽形态和不同凹槽尺寸的纳米电极进行测试,得到不同形貌

不同凹槽形态

和不同凹槽尺寸且采用不同种类包覆层时电子器件的原子迁移水平,从而确定出符合电学传输特性需求的纳米电极的对应形貌

对应包覆层

对应凹槽形态和对应凹槽尺寸,能够通过调控纳米电极的组成,在纳米电极表面修饰形成包覆层来稳定纳米电极在界面处的原子,以及改变电极的基底环境构建悬空的纳米电极,阻断了在外加电场条件下,原子在基底表面定向迁移的路径,从而有效抑制原子迁移,实现对载流子输运过程的调控,提升了电子器件的性能有助于促进小间距高性能器件的持续发展,弥补了现有器件调控能力的不足,既避免了小间距电极之间的不可控原子迁移,又为先进节点高性能电子

分子

量子

原子器件的规模化构筑奠定基础

183.图
25
是根据本公开的又一个实施方式的测试电路的制备方法的流程示意图

参阅图
25
,本实施方式的制备方法
s800
适于制备上述图
23
和图
24
对应的实施方式所述的测试电路

本实施方式的制备方法
s800
包括以下步骤
s810
和步骤
s820。
184.s810
,通过步骤
s700
所述的电子器件的制备方法制备得到电子器件

185.s820
,通过微纳加工的方式在基底表面形成多条引线,其中,电子器件中的每个纳米电极外侧一端与引线的一端连接,引线的另一端与测试台连接,以便于通过测试台对电子器件进行电学测试,得到对应于至少一种形貌

凹槽形态

凹槽尺寸和包覆层类型的电子器件的原子迁移电学数据

186.参阅图
23
和图
24
,通过本实施方式的制备方法
s800
得到的测试电路中,包括多个电子器件和形成于电子器件的基底
100
表面的引线
400。
每个电子器件包括基底
100、
形成于基底
100
表面的纳米电极对
200
以及包覆于两个纳米电极
210
表面的包覆层
300。
两个纳米电极
210
之间具有纳米间隙
g。
基底
100
表面形成有凹槽s,凹槽s位于纳米间隙g下方

测试电路的结构中未披露的细节,可参照本公开提出的图
23
和图
24
对应的实施方式的电子器件中所披露的细节,此处不再赘述

通过微纳加工技术能够在特定的位置布局引线

引线
400
的一端与纳米电极
210
的外侧一端连接,引线
400
的另一端与测试台连接,以便于通过测试台对电子器件进行电学测试,得到对应于至少一种采用特定形貌

特定种类包覆层
300、
特定凹槽形态和特定凹槽尺寸的电子器件的原子迁移电学数据

187.利用液相化学合成方法能够合成不同形貌的纳米颗粒,由此合成不同形貌
(
金纳米六角板和金纳米棒
)、
不同界面组成
(
钯包金和铂包金
)
且界面原子平滑的金属纳米颗粒

这些金属纳米颗粒兼容于后续的引线加工方法及工况条件

188.随后利用纳米颗粒自组装特性,通过超晶格组装方法实现金属纳米电极的超晶格组装,在硅片表面形成具有亚
10
纳米间隙

界面稳定的纳米颗粒阵列,阵列中的纳米颗粒之间存在
0.1-10
纳米的间隙

189.基于上述可寻址的超晶格阵列
(
如金纳米棒超晶格

金纳米板超晶格

铂包金纳米棒超晶格等
)
,通过优化微纳加工过程的温度和曝光剂量等参数,利用电子束曝光和电子束蒸发镀膜仪在纳米电极对的两端加工上百微米的控制电极以及引线
400
,与探针台连接并测试不同形貌

不同界面组成的纳米电极的导电特性

其中,电子束曝光指使用电子束在表面上制造图样的工艺,电子束蒸发镀膜仪是一种用于物理学

材料科学领域的工艺试验仪器,能够蒸发沉积各种金属和介质

190.根据本实施方式提出的测试电路的制备方法,利用液相化学合成方法合成组成丰富

形貌可控

能级可调的纳米颗粒,由此作为界面组成可控

表面原子级平滑

小间距的单晶电极;利用单晶纳米颗粒自组装形成的
0.1-10
纳米间隙的纳米电极对,突破了电极界面粗糙

单一电极尺寸分布范围大

空间精准定位难的加工限制;通过有效调控单晶纳米电极的界面形貌

界面组成和基底环境等参数,即可实现亚
10
纳米间距下不同的电学传输模式选择性激活,为未来单分子或者单原子器件的设计提供调控手段

191.制备得到的测试电路能够通过对不同形貌

不同界面类型和不同基地环境的纳米电极进行测试,得到不同形貌

不同凹槽形态

不同凹槽尺寸且采用不同种类包覆层时电子器件的原子迁移水平,从而确定出符合电学传输特性需求的纳米电极的对应形貌

对应包覆层

对应凹槽形态和对应凹槽尺寸,能够通过调控纳米电极的组成,在纳米电极表面修饰形成包覆层来稳定纳米电极在界面处的原子,以及改变电极的基底环境构建悬空的纳米电极,阻断了在外加电场条件下,原子在基底表面定向迁移的路径,从而有效抑制原子迁移,实现对载流子输运过程的调控,提升了电子器件的性能有助于促进小间距高性能器件的持
续发展,弥补了现有器件调控能力的不足,既避免了小间距电极之间的不可控原子迁移,又为先进节点高性能电子

分子

量子

原子器件的规模化构筑奠定基础

192.图
26
是根据本公开的又一个实施方式的测试电路的测试方法的流程示意图

参阅图
26
,本实施方式的测试方法
s900
适于对上述又一个实施方式所述的测试电路进行电学测试

本实施方式的测试方法
s900
包括以下步骤
s910
和步骤
s920。
193.s910
,通过测试台对测试电路中的电子器件进行电流传输特性的测试,得到对应于至少一种形貌

包覆层

凹槽形态和凹槽尺寸的电子器件的电流传输特性

194.s920
,依据测试得到的电子器件的电流传输特性确定符合要求的纳米电极形貌

包覆层和凹槽形态的类型以及凹槽尺寸

195.测试台可以采用探针台,通过探针台对纳米电极施加直流电压或者脉冲电压,记录电流随着电压

时间

温度的变化,平行测试多个电子器件,统计电子器件的电学性能表现,对电子器件界面进行形貌分析,利用扫描电子显微镜以及透射电子显微镜观察电子器件界面的间距变化,也就是同一纳米电极对中的两个纳米电极之间的间隙的变化,得到对应于至少一种采用特定形貌

特定种类包覆层

特定凹槽形态和特定凹槽尺寸的电子器件的原子迁移电学数据

依据不同形貌

不同包覆层

不同凹槽形态和不同凹槽尺寸对应的原子迁移电学数据的不同,选择出性能符合需求的电子器件,进而得到选中的电子器件具有的特定形貌

特定包覆层

特定凹槽形态和特定凹槽尺寸

196.根据本实施方式提出的测试电路的测试方法,通过有效调控单晶纳米电极的界面形貌

界面组成和基底环境等参数,即可实现亚
10
纳米间距下不同的电学传输模式选择性激活,为未来单分子或者单原子器件的设计提供调控手段;并且该方法能够通过对不同形貌

不同界面类型和不同基底环境的纳米电极进行测试,得到不同形貌

不同凹槽形态

不同凹槽尺寸且采用不同种类包覆层时电子器件的原子迁移水平,从而确定出符合电学传输特性需求的纳米电极的对应形貌

对应包覆层

对应凹槽形态和对应凹槽尺寸,能够通过调控纳米电极的组成,在纳米电极表面修饰形成包覆层来稳定纳米电极在界面处的原子,以及改变基底的环境构建悬空的纳米电极,阻断了在外加电场条件下,原子在基底表面定向迁移的路径,从而有效抑制原子迁移,实现对载流子输运过程的调控,提升了电子器件的性能有助于促进小间距高性能器件的持续发展,弥补了现有器件调控能力的不足,既避免了小间距电极之间的不可控原子迁移,又为先进节点高性能电子

分子

量子

原子器件的规模化构筑奠定基础

197.本公开还提供了一种电子设备,包括:存储器,存储器存储执行指令;以及处理器或其他硬件模块,处理器或其他硬件模块执行存储器存储的执行指令,使得处理器或其他硬件模块执行上述又一种实施方式的电子器件的制备方法,或执行上述又一种实施方式的测试电路的制备方法,或执行上述又一种实施方式的测试电路的测试方法

198.本公开还提供了一种可读存储介质,可读存储介质中存储有执行指令,所述执行指令被处理器执行时用于实现上述又一种实施方式的电子器件的制备方法,或实现上述又一种实施方式的测试电路的制备方法,或实现上述又一种实施方式的测试电路的测试方法

199.在本说明书的描述中,参考术语“一个实施方式
/
方式”、“一些实施方式
/
方式”、“具体示例”、
或“一些示例”等的描述意指结合该实施方式
/
方式或示例描述的具体特征




材料或者特点包含于本公开的至少一个实施方式
/
方式或示例中

在本说明书中,对上述术语的示意性表述不必须是相同的实施方式
/
方式或示例

而且,描述的具体特征

结构

材料或者特点可以在任一个或多个实施方式
/
方式或示例中以合适的方式结合

此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施方式
/
方式或示例以及不同实施方式
/
方式或示例的特征进行结合和组合

200.此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量

由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征

在本公开的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定

201.本领域的技术人员应当理解,上述实施方式仅仅是为了清楚地说明本公开,而并非是对本公开的范围进行限定

对于所属领域的技术人员而言,在上述公开的基础上还可以做出其它变化或变型,并且这些变化或变型仍处于本公开的范围内

当前第1页1  
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
网站地图