一种半导体结构的制作方法及其结构与流程-尊龙凯时官方app下载

文档序号:36265758发布日期:2023-12-06 09:21阅读:3来源:国知局
一种半导体结构的制作方法及其结构与流程

1.本公开实施例涉及半导体领域,特别涉及一种半导体结构的制作方法及其结构



背景技术:

2.隔离结构是半导体结构中用于隔离相邻有源区
(active area

aa)
的一种绝缘结构,通常由位于衬底的相邻有源区之间的绝缘结构构成

其中,浅沟槽隔离
(shallow trench isolation

sti)
技术是形成隔离结构的常见技术之一,还可以采用沟槽隔离或者局部硅氧化隔离
(local oxidation of silicon

locos)
技术形成隔离结构

3.存储器是一种常见半导体结构,且存储器包括阵列区和外围区,其中,阵列区具有存储阵列,且阵列区以及外围区的衬底内均设置有隔离结构

4.目前在形成阵列区的结构同时会对外围区的部分隔离结构造成损伤,从而对后续在形成外围区形成的结构产生影响



技术实现要素:

5.本公开实施例提供一种半导体结构的制作方法,至少可以在形成阵列区结构的时候对外围区的隔离结构进行保护

6.根据本公开一些实施例,本公开实施例一方面提供一种半导体结构的制作方法,包括:提供基底,所述基底包括外围区和阵列区;形成隔离结构,所述隔离结构至少位于所述外围区的所述基底内;形成保护层,所述保护层至少位于所述外围区的所述隔离结构的顶面;形成字线,所述字线位于所述阵列区的所述基底内;形成间隔层,所述间隔层至少位于所述外围区的所述保护层的顶面;去除位于所述外围区的所述间隔层和所述保护层;形成栅介质层,所述栅介质层位于所述外围区的所述基底的顶面;形成栅极结构,所述栅极结构位于所述外围区的所述栅介质层的顶面

7.在一些实施例中,形成所述隔离结构的步骤包括:在位于所述外围区的所述基底中形成间隔排布的凹槽,在所述凹槽中形成缓冲层,所述缓冲层覆盖所述凹槽的底部和侧壁,以及覆盖所述外围区的所述基底的表面;在位于所述凹槽内的所述缓冲层表面依次形成衬垫层和填充层,所述填充层填满所述凹槽

8.在一些实施例中,所述保护层同时覆盖所述外围区和所述阵列区,在所述外围区形成所述保护层的工艺步骤包括:在所述填充层顶面

所述衬垫层顶面和所述缓冲层顶面沉积绝缘材料,形成所述保护层

9.在一些实施例中,形成所述隔离结构的步骤包括:在位于所述外围区的所述基底中形成间隔排布的凹槽,在所述凹槽中形成缓冲层,所述缓冲层覆盖所述凹槽的底部和侧壁,以及覆盖所述外围区的所述基底的表面;在所述缓冲层的整个表面形成衬垫层,在位于所述凹槽内的所述衬垫层的表面形成填充层,所述填充层填满所述凹槽

10.在一些实施例中,所述保护层同时覆盖所述外围区和所述阵列区,在所述外围区形成所述保护层的工艺步骤包括:在所述填充层顶面

所述衬垫层顶面沉积绝缘材料,形成
所述保护层

11.在一些实施例中,形成所述字线包括:在所述外围区上方形成第一掩模层,去除位于所述阵列区上方的所述保护层,在所述阵列区的所述基底中形成所述字线

12.在一些实施例中,所述间隔层包括依次层叠设置的第一绝缘层

第二绝缘层和第三绝缘层,形成所述间隔层的方法包括:在所述阵列区和所述外围区上方依次形成所述第一绝缘层

所述第二绝缘层和所述第三绝缘层,所述第一绝缘层覆盖位于所述阵列区的所述字线的顶面,以及覆盖位于所述外围区的所述保护层的顶面

13.在一些实施例中,所述第一绝缘层与所述第三绝缘层的材料相同

14.在一些实施例中,形成所述间隔层后还包括:在位于所述阵列区的所述间隔层的表面形成第二掩模层,依次去除位于所述外围区的所述间隔层和所述保护层,直至暴露出位于所述外围区的所述基底顶面的所述缓冲层

15.在一些实施例中,去除位于所述外围区的所述间隔层之后,还包括:去除位于所述阵列区的所述第二掩模层,再去除位于所述外围区的所述保护层

16.在一些实施例中,去除所述保护层后还包括:在同一步工艺中去除位于所述阵列区的所述第三绝缘层及位于所述外围区的所述基底顶面的所述缓冲层,以暴露位于所述外围区的所述基底的顶面

17.在一些实施例中,形成所述栅介质层包括:在所述外围区沉积介质材料以形成所述栅介质层,所述栅介质层覆盖所述填充层和暴露出的所述基底的表面

18.在一些实施例中,形成所述栅介质层包括:对暴露出的所述基底的表面进行氧化处理,原位氧化形成所述栅介质层

19.在一些实施例中,在垂直于所述基底的方向上,形成的所述保护层的厚度为
20.根据本公开一些实施例,本公开实施例另一方面还提供一种半导体结构,采用如上述半导体的全部或部分制作方法形成

21.本公开实施例提供的技术方案至少具有以下优点:通过在形成隔离结构之后在外围区的隔离结构的顶面形成保护层,然后再形成阵列区的结构,从而避免形成阵列区结构的时候阵列区的处理会影响外围区的结构,然后再形成间隔层,从而在后续形成栅极结构的时候保护阵列区不受影响,从而提高半导体结构的可靠性

附图说明
22.一个或多个实施例通过与之对应的附图中的图片进行示例性说明,这些示例性说明并不构成对实施例的限定,除非有特别申明,附图中的图不构成比例限制;为了更清楚地说明本公开实施例或传统技术中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图

23.图1至图
10
为本公开一实施例提供的一种半导体结构的制作方法各步骤对应的结构示意图;
24.图
11
至图
19
为本公开另一实施例提供的一种半导体结构的制作方法各步骤对应的结构示意图

具体实施方式
25.由背景技术可知,目前在形成阵列区结构的同时会导致外围区与阵列区相邻接的部分隔离结构的会受到影响从而形成凹槽,如此在后续形成栅极结构的时候会导致部分栅极结构材料残留在凹槽内,影响半导体结构的性能,且随着半导体结构特征尺寸的缩小,影响也就越大,且该影响在形成高k金属栅极结构的时候影响也会更加严重

26.本公开实施例提供一种半导体结构的制作方法,通过在形成阵列区的结构之前先在外围区的表面形成保护层,从而避免在形成阵列区结构的时候会对外围区的结构产生影响,从而避免外围区的表面形成凹槽,从而在后续形成栅极结构的时候也不会残留部分栅极结构材料在隔离结构的表面,进而可以提高半导体结构可靠性

27.下面将结合附图对本公开的各实施例进行详细的阐述

然而,本领域的普通技术人员可以理解,在本公开各实施例中,为了使读者更好地理解本公开而提出了许多技术细节

但是,即使没有这些技术细节和基于以下各实施例的种种变化和修改,也可以实现本公开所要求保护的技术方案

28.参考图1至图
10
,图1至图
10
为本公开一实施例提供的半导体结构的制作方法各步骤对应的结构示意图

29.具体的,参考图1,提供基底
100
,基底
100
包括外围区
aa
和阵列区
bb
;形成隔离结构
110
,隔离结构
110
至少位于外围区
aa
的基底
100


30.在一些实施例中,基底
100
的材料可以是硅

锗或者锗化硅等材料,且还可以在基底
100
的材料中进行掺杂,以基底
100
的材料是硅为例,在基底
100
中掺杂微量的三价元素,例如:硼



镓或铝等,从而可以形成
p
型基底;同理,在基底
100
中掺杂微量的五价元素,例如:磷



砷等,从而可以形成n型基底,基底
100
掺杂元素的选择可以根据实际的需求及产品性能等方面进行考量,本公开不对基底
100
的材料及掺杂的元素进行限制

31.在一些实施例中,形成隔离结构
110
的步骤可以包括:在位于外围区
aa
的基底
100
中形成间隔排布的凹槽,在凹槽中形成缓冲层
111
,缓冲层
111
覆盖凹槽的底部和侧壁,以及覆盖外围区
aa
的基底
100
的表面;在位于凹槽内的缓冲层
111
表面依次形成衬垫层
112
和填充层
113
,填充层
113
填满凹槽

缓冲层
111
可以用于隔离阵列区
bb
内的存储单元,避免存储单元之间的距离过近而相互影响,导致相邻的存储单元相互导通,从而导致半导体结构的性能下降;衬垫层
112
用于隔离电路区
(
图中未示意
)
内电路结构之间的相互影响,避免出现电路结构之间相互连通的情况,从而防止因电路结构连通后的数据紊乱对半导体结构性能造成影响;填充层
113
可以用于填充半导体结构,从而使得半导体结构的形貌较好,且填充层
113
可以将相邻有源区之间进行隔离,从而形成一个个分立的有源区

32.在一些实施例中,缓冲层
111
和填充层
113
的材料可以相同,可以为氧化硅;衬垫层
112
的材料可以是氮化硅或者氮氧化硅等

通过形成缓冲层
111、
衬垫层
112
及填充层
113
可以形成
ono(oxide-nitride-oxide)
结构,即氧化层-氮化层-氧化层结构,通过形成
ono
结构可以提供较高的相对介电常数

高的击穿电场及低的漏电特征等

33.形成隔离结构的方法还可以包括:形成初始衬垫层及初始填充层,初始衬垫层还覆盖缓冲层
111
的顶面,初始填充层覆盖初始衬垫层的顶面,可以通过化学机械抛光的方式图形化初始填充层及初始衬垫层,直至暴露缓冲层
111
的顶面,剩余的初始填充层作为填充层
113
,剩余初始衬垫层作为衬垫层
112。
34.参考图2,形成保护层
120
,保护层
120
至少位于外围区
aa
的隔离结构
110
的顶面

35.具体的,保护层
120
同时覆盖外围区
aa
和阵列区
bb
,在外围区
aa
形成保护层
120
的工艺步骤包括:在填充层
113
顶面

衬垫层
112
顶面和缓冲层
111
顶面沉积绝缘材料,形成保护层
120。
通过形成保护层
120
,可以在后续形成栅极结构的时候保护外围区
aa
的结构不被刻蚀试剂等因素的影响,从而避免在后续形成栅极结构的时候在外围区
aa
的隔离结构
110
的顶面形成凹槽,从而提高半导体结构的可靠性

36.在一些实施例中,保护层
120
的材料可以是氮化硅或者氮氧化硅等,以保护层
120
的材料为氮化硅为例,氮化硅的材料形成的保护层
120
的硬度及致密度较高,从而可以在后续形成字线的刻蚀工艺中受到的损伤较小,从而避免保护层
120
在后续的工艺中损伤过大导致外围区
aa
的隔离结构
110
被暴露,避免隔离结构
110
受到损伤

37.在一些实施例中,在垂直于基底
100
的方向上,形成的保护层
120
的厚度为例如是等,可以理解的是,当保护层
120
的厚度小于时,可能出现部分保护层
120
在形成字线的过程中损伤过大导致保护层
120
的保护效果不佳,当保护层
120
的厚度大于时,会增加后续去除保护层
120
难度及工艺时长

故通过设置保护层
120
的厚度为可以在保证保护层
120
的保护效果的同时降低后续去除保护层
120
所需的工艺时长

38.参考图3至图6,形成字线
130
,字线
130
位于阵列区
bb
的基底
100


39.具体的,参考图3,在外围区
aa
上方形成第一掩模层
140
,第一掩模层
140
的材料可以是光刻胶

光刻胶按其形成的图像分类有正性

负性两大类

在光刻胶工艺过程中,涂层曝光

显影后,曝光部分被溶解,未曝光部分留下来,该涂层材料为正性光刻胶

如果曝光部分被保留下来,而未曝光被溶解,该涂层材料为负性光刻胶

以正性光刻胶为例,通过对阵列区
bb
进行曝光处理,从而去除位于阵列区的第一掩模层
140。
通过形成第一掩模层
140
可以为后续去除位于阵列区
bb
的保护层
120
提供掩模

40.参考图4,去除位于阵列区
bb
上方的保护层
120
,通过去除位于阵列区
bb
上方的保护层
120
以暴露基底
100
的表面,从而为后续形成字线提供工艺基础

41.参考图5,去除位于外围区
aa
上的第一掩模层
140
,通过形成保护层
120
还可以避免在去除第一掩模层
140
的时候刻蚀试剂污染基底
100。
42.参考图6,在阵列区
bb
的基底
100
中形成埋入式字线
130。
在一些实施例中,字线
130
包括:层叠设置的第一导电层
131、
第二导电层
132
及保护层
133
,第一导电层
131
的材料可以是多晶硅,第一导电层
131
用于避免在基底材料的电信号直接传递到字线
130
的金属材料的时候出现异常;第二导电层
132
的材料可以是钨等金属材料,第二导电层
132
用于提高字线
130
的信号传递速度;保护层
133
的材料可以是氧化硅材料或者氮化硅材料等,用于保护第二导电层
132
及第一导电层
131
,且可以避免第二导电层
132
与外界接触导致氧化,避免出现因部分第二导电层
132
氧化从而降低第二导电层
132
的导电能力

在另一些实施例中,字线还可以是单层结构或者其他多层结构,本公开实施例不对字线的层数进行限制

43.参考图7,形成间隔层
150
,间隔层
150
至少位于外围区
aa
的保护层
120
的顶面

44.在一些实施例中,间隔层
150
可以包括依次层叠设置的第一绝缘层
151、
第二绝缘层
152
和第三绝缘层
153
,形成间隔层
150
的方法包括:在阵列区
bb
和外围区
aa
上方依次形成
第一绝缘层
151、
第二绝缘层
152
和第三绝缘层
153
,第一绝缘层
151
覆盖位于阵列区
bb
的字线
130
的顶面,以及覆盖位于外围区
aa
的保护层
120
的顶面

通过形成间隔层
150
可以在后续形成栅极结构的时候,避免对字线
130
造成影响,从而提高半导体结构的可靠性

45.在一些实施例中,第二绝缘层
152
作为刻蚀第三绝缘层
153
的刻蚀停止层,第一绝缘层
151
作为刻蚀第二绝缘层
152
的刻蚀停止层,保护层
120
作为第一绝缘层
151
的刻蚀停止层,通过层层刻蚀层层清理的方式有利于提高外围区
aa
表面的平整度,从而提高后续形成的半导体结构的可靠性

46.在一些实施例中,第一绝缘层
151
与第三绝缘层
153
的材料可以相同,第一绝缘层
151
与第三绝缘层
153
的材料可以是氧化硅等氧化物,第二绝缘层
152
的材料可以是氮化硅等氮化物,第一绝缘层
151
与第三绝缘层
153
的材料相同可以减少整个生产过程中材料种类,从而便于生产,且通过设置第一绝缘层
151
的材料为氧化物可以降低刻蚀第一绝缘层
151
的刻蚀时间,通过设置第三绝缘层
153
的材料为氧化物可以增加字线
130
与后续在字线
130
上形成的其他结构之间的绝缘性,从而避免字线与其他结构之间出现干扰

47.参考图8,在一些实施例中,形成间隔层
150
后还包括:在位于阵列区
bb
的间隔层
150
的表面形成第二掩模层
160。
48.第二掩模层
160
的材料可以是光刻胶,以正性光刻胶为例,通过对外围区
aa
的第二掩模层
160
进行曝光处理,以去除位于外围区
aa
的第二掩模层
160。
49.在一些实施例中,在形成第二掩模层
160
之后还包括:对外围区
aa
进行周边区域氮化硅移除处理,可以理解的是,在形成阵列区
bb
的结构的时候可能会存在部分氮化硅沉积至外围区
aa
上表面,通过周边区域氮化硅移除处理,以使外围区
aa
的表面杂质较少

50.参考图9,在一些实施例中,依次去除位于外围区
aa
的间隔层
150
和保护层
120
,直至暴露出位于外围区
aa
的基底
100
顶面的缓冲层
111。
51.在一些实施例中,通过以第二掩模层
160
为掩模刻蚀位于外围区
aa
的间隔层
150
,直至暴露保护层
120
的顶面,通过去除位于外围区
aa
的间隔层
150
保留阵列区
bb
的间隔层
150
为后在外围区
aa
上形成栅极结构提供工艺基础

52.在一些实施例中,去除位于外围区
aa
的间隔层
150
之后,还包括:去除位于阵列区
bb
的第二掩模层
160
,再去除位于外围区
aa
的保护层
120
,保护层
120
和第三绝缘层
153
的材料不同,因此在刻蚀去除保护层
120
的过程中不会对第三绝缘层
153
产生过大的影响,通过去除保护层
120
可以为后续形成栅极结构提供工艺基础

在另一些实施例中,还可以在去除保护层之后再去除第二掩模层

53.在一些实施例中,去除保护层
120
之后暴露的缓冲层
111
可以作为栅介质层;在另一些实施例中,去除保护层
120
后还包括:去除缓冲层
111
,由于缓冲层
111
和第三绝缘层
153
的材料相同,可以在同一步工艺中去除位于阵列区
bb
的第三绝缘层
153
及位于外围区
aa
的基底
100
顶面的缓冲层
111
,以暴露位于外围区
aa
的基底
100
的顶面,缓冲层
111
经过多次处理之后,缓冲层
111
的形貌可能较差,缓冲层
111
作为栅介质层的性能不佳,故通过去除位于基底
100
顶面的缓冲层
111
可以为后续形成栅介质层及栅极结构提供工艺基础

54.继续参考图9,形成栅介质层
170
,栅介质层
170
位于外围区
aa
的基底
100
的顶面

55.在一些实施例中,形成栅介质层
170
包括:在外围区
aa
沉积介质材料以形成栅介质层
170
,栅介质层
170
覆盖填充层
113
和暴露出的基底
100
的表面

栅介质层
170
用于避免栅极
结构与基底
100
直接接触

在另一些实施例中,形成栅介质层
170
包括:对暴露出的基底
100
的表面进行氧化处理,原位氧化形成栅介质层
170。
通过沉积介质材料的方式可以较为精确的控制栅介质层
170
的厚度,而通过原位氧化形成的栅介质层
170
的致密度较高

56.参考图
10
,形成栅极结构
180
,栅极结构
180
位于外围区
aa
的栅介质层
170
的顶面

57.在一些实施例中,栅极结构
180
可以是四层结构,包括第一栅极结构导电层

中间层

第二栅极结构导电层及栅极结构保护层,第一栅极结构导电层位于栅介质层
170
的顶面,中间层位于第一栅极结构导电层与第二栅极结构导电层之间,栅极结构保护层至少位于第二栅极结构导电层的顶面

在另一些实施例中,栅极结构
180
还可以是单层结构,在其他实施例中,栅极结构堆叠层还可以是其他层数的进行堆叠形成,本公开实施例不对栅极结构堆叠层的层数进行限制

58.以栅极结构
180
为四层结构为例,第一栅极结构导电层的材料可以是半导体材料,例如多晶硅;中间层的材料可以是氮化钛或者氮化镓等;第二栅极结构导电层的材料可以是导电性能较好的金属材料,例如钨金属;栅极结构保护层的材料可以是材质较硬的绝缘材料,例如氮化硅

59.本公开实施例通过在外围区
aa
的隔离结构
110
上形成保护层
120
,从而保护外围区
aa
的隔离结构
110
,从而避免在形成阵列区
bb
结构的时候影响外围区
aa
的隔离结构
110
的形貌,进而避免后续形成栅极结构
180
的时候,沉积的导电材料位于部分隔离结构
110
的表面影响半导体结构的性能

60.本公开另一实施例还提供一种半导体结构的制作方法,该半导体结构的制作方法与前述实施例大致相同,主要区别包括:本公开另一实施例是缓冲层的整个表面形成衬垫层,以下将结合附图对本公开另一实施例提供的半导体结构的制作方法进行说明,需要说明的是前述实施例相同或相应的部分,可参考前述实施例的相应说明,以下将不做赘述

61.参考图
11
至图
19
,图
11
至图
19
为本公开另一实施例提供的半导体结构的制作方法各步骤对应的结构示意图

62.参考图
11
,提供基底
200
,基底
200
包括外围区
aa
和阵列区
bb
;形成隔离结构
210
,隔离结构
210
至少位于外围区
aa
的基底
200


63.在一些实施例中,形成隔离结构
210
的步骤包括:在位于外围区
aa
的基底
200
中形成间隔排布的凹槽,在凹槽中形成缓冲层
211
,缓冲层
211
覆盖凹槽的底部和侧壁,以及覆盖外围区
aa
的基底
200
的表面;在缓冲层
211
的整个表面形成衬垫层
212
,在位于凹槽内的衬垫层
212
的表面形成填充层
213
,填充层
213
填满凹槽

64.通过形成位于缓冲层
211
的整个顶面的衬垫层
212
,可以避免刻蚀填充层
213
的试剂对缓冲层
211
造成影响,从而提高缓冲层
211
表面的平整度,进而提高半导体结构的可靠性

65.在一些实施例中,还可以刻蚀部分厚度的衬垫层
212
,然而刻蚀衬垫层
212
的厚度小于通过控制衬垫层
212
的厚度损失小于可以避免衬垫层
212
的损伤过大导致保护效果不佳

66.参考图
12
,形成保护层
220
,保护层
220
至少位于外围区
aa
的隔离结构
210
的顶面

67.在一些实施例中,保护层
220
同时覆盖外围区
aa
和阵列区
bb
,在外围区
aa
形成保护层
220
的工艺步骤包括:在填充层
213
顶面

衬垫层
212
顶面沉积绝缘材料,形成保护层
220。
通过形成保护层
220
,可以在后续形成栅极结构的时候保护外围区
aa
的结构不被刻蚀试剂等因素的影响,从而避免在后续形成栅极结构的时候在外围区
aa
的隔离结构
210
的顶面形成凹槽,从而提高半导体结构的可靠性

68.在一些实施例中,可以采用化学气相沉积的方式形成保护层
220
,且保护层
220
的厚度可以是可以理解的是,当保护层
220
的厚度小于时,保护层
220
的保护效果可能不佳,当保护层
220
的厚度大于时,后续去除保护层
220
的难度较大

69.参考图
13
,在外围区
aa
上方形成第一掩模层
240。
70.参考图
14
,以第一掩模层
240(
参考图
13)
为掩模去除位于阵列区
bb
上方的保护层
220
,然后去除第一掩模层
240(
参考图
13)。
71.参考图
15
,在阵列区
bb
的基底
200
中形成埋入式字线
230
,在一些实施例中,字线
230
包括:层叠设置的第一导电层
231、
第二导电层
232
及保护层
233。
72.参考图
16
,形成间隔层
250
,间隔层
250
可以包括依次层叠设置的第一绝缘层
251、
第二绝缘层
252
和第三绝缘层
253
,形成间隔层
250
的方法包括:在阵列区
bb
和外围区
aa
上方依次形成第一绝缘层
251、
第二绝缘层
252
和第三绝缘层
253
,第一绝缘层
251
覆盖位于阵列区
bb
的字线
230
的顶面,以及覆盖位于外围区
aa
的保护层
220
的顶面

通过形成间隔层
250
可以在后续形成栅极结构的时候,避免对字线
230
造成影响,从而提高半导体结构的可靠性

73.在一些实施例中,第一绝缘层
251
与第三绝缘层
253
的材料可以相同,第一绝缘层
251
与第三绝缘层
253
的材料相同可以减少整个生产过程中材料种类,从而便于生产

74.参考图
17
,形成间隔层
250
后还包括:在位于阵列区
bb
的间隔层
250
的表面形成第二掩模层
260。
75.参考图
18
,依次去除位于外围区
aa
的间隔层
250
和保护层
220(
参考图
17)
,直至暴露出位于外围区
aa
的基底
200
顶面的缓冲层
211。
通过以第二掩模层
260
为掩模刻蚀位于外围区
aa
的间隔层
250
,直至暴露保护层
220
的顶面,通过去除位于外围区
aa
的间隔层
250
保留阵列区
bb
的间隔层
250
为后在外围区
aa
上形成栅极结构提供工艺基础

76.在一些实施例中,保护层
220
的材料与衬垫层
212
的材料相同,在去除保护层
220
的同时还去除位于缓冲层
211
顶面的衬垫层
212。
77.在一些实施例中,去除位于外围区
aa
的间隔层
250
之后,还包括:去除位于阵列区
bb
的第二掩模层
260
,再去除位于外围区
aa
的保护层
220
,保护层
220
和第三绝缘层
253
的材料不同,因此在刻蚀去除保护层
220
的过程中不会对第三绝缘层
253
产生过大的影响,通过去除保护层
220
可以为后续形成栅极结构提供工艺基础

在另一些实施例中,还可以在去除保护层之后在去除第二掩模层

78.在另一些实施例中,去除保护层
220
后还包括:由于缓冲层
211
和第三绝缘层
253
的材料相同,在同一步工艺中去除位于阵列区
bb
的第三绝缘层
253
及位于外围区
aa
的基底
200
顶面的缓冲层
211
,以暴露位于外围区
aa
的基底
100
的顶面,缓冲层
211
经过多次处理之后,缓冲层
211
的形貌可能较差,缓冲层
211
作为栅介质层的性能不佳,故通过去除位于基底
100
顶面的缓冲层
211
可以为后续形成栅介质层及栅极结构提供工艺基础

79.参考图
18
,形成栅介质层
270
,形成栅介质层
270
包括:在外围区
aa
沉积介质材料以形成栅介质层
270
,栅介质层
270
覆盖填充层
213
和暴露出的基底
200
的表面

栅介质层
270

于避免栅极结构与基底
200
直接接触

在另一些实施例中,形成栅介质层
270
包括:对暴露出的基底
200
的表面进行氧化处理,原位氧化形成栅介质层
270。
通过沉积介质材料的方式可以较为精确的控制栅介质层
270
的厚度,而通过原位氧化形成的栅介质层
270
的致密度较高

80.参考图
19
,形成栅极结构
280。
81.本公开实施例通过在形成衬垫层
212
的过程中形成位于缓冲层
211
整个表面的衬垫层
212
,相较于上述实施例而言,可以减少去除图形化去除缓冲层
211
顶面的部分衬垫层
212
的一步,且这部分衬垫层
212
还可以作为保护层
220
的一部分,从而在形成阵列区
bb
结构的时候不会因为阵列区
bb
的形成步骤导致外围区
aa
受到损伤,从而提高半导体结构的可靠性

82.本公开实施例还提供一种半导体结构,可以采用上述部分或者全部步骤形成

83.本领域的普通技术人员可以理解,上述各实施方式是实现本公开的具体实施例,而在实际应用中,可以在形式上和细节上对其作各种改变,而不偏离本公开实施例的精神和范围

任何本领域技术人员,在不脱离本公开实施例的精神和范围内,均可作各自更动与修改,因此本公开实施例的保护范围应当以权利要求限定的范围为准

当前第1页1  
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
网站地图