半导体装置以及其制作方法与流程-尊龙凯时官方app下载

文档序号:36265772发布日期:2023-12-06 09:25阅读:0来源:国知局
半导体装置以及其制作方法与流程

1.本发明涉及一种半导体装置以及其制作方法,尤其是涉及一种包括
iii-v
族化合物半导体层的半导体装置以及其制作方法



背景技术:

2.iii-v
族化合物半导体由于其半导体特性而可应用于形成许多种类的集成电路装置,例如高功率场效晶体管

高频晶体管或高电子迁移率晶体管
(high electron mobility transistor

hemt)。
在高电子迁移率晶体管中,两种不同能带隙
(band-gap)
的半导体材料是结合而于接面
(junction)
形成异质接面
(heterojunction)
而为载流子提供沟道

近年来,氮化镓
(gan)
系列的材料由于拥有较宽能隙与饱和速率高的特点而适合应用于高功率与高频率产品

氮化镓系列的高电子迁移率晶体管由材料本身的压电效应产生二维电子气
(2deg)
,其电子速度及密度均较高,故可用以增加切换速度

然而,如何通过对于材料

结构或
/
及制作方法的设计改变来进一步改良以
iii-v
族化合物材料形成的晶体管的电性表现仍是相关领域人士的研究方向



技术实现要素:

3.本发明提供了一种半导体装置以及其制作方法,利用富硅张应力
(silicon-rich tensile stress)
层形成硅掺杂
(silicon-doped)iii-v
族化合物阻障层,由此降低半导体装置的沟道区域的电阻抗并提升半导体装置的相关电性表现

4.本发明的一实施例提供一种半导体装置的制作方法,包括下列步骤

在一
iii-v
族化合物半导体层上形成一
iii-v
族化合物阻障层


iii-v
族化合物阻障层上形成一富硅张应力层

在富硅张应力层形成之后,进行一退火制作工艺

富硅张应力层中的一部分的硅通过退火制作工艺扩散进入
iii-v
族化合物阻障层中而形成一硅掺杂
iii-v
族化合物阻障层

5.本发明的一实施例提供一种半导体装置,包括一
iii-v
族化合物半导体层

一硅掺杂
iii-v
族化合物阻障层以及一富硅张应力层

硅掺杂
iii-v
族化合物阻障层设置在
iii-v
族化合物半导体层上,而富硅张应力层设置在硅掺杂
iii-v
族化合物阻障层上

附图说明
6.图1为本发明一实施例的半导体装置的示意图;
7.图2至图8为本发明一实施例的半导体装置的制作方法示意图,其中
8.图3为图2之后的状况示意图;
9.图4为图3之后的状况示意图;
10.图5为图4之后的状况示意图;
11.图6为图5之后的状况示意图;
12.图7为图6之后的状况示意图;
13.图8为图7之后的状况示意图

14.主要元件符号说明
15.2deg
二维电子气
16.10
基底
17.10b
底表面
18.10t
上表面
19.12iii-v
族化合物半导体层
20.14iii-v
族化合物阻障层
21.14t
硅掺杂
iii-v
族化合物阻障层
22.20
钝化结构
23.22
富硅张应力层
24.24
钝化层
25.24c
经处理钝化层
26.26
紫外光透明保护层
27.30
源极
/
漏极材料
28.30d
漏极结构
29.30s
源极结构
30.40
栅极结构
31.91
退火制作工艺
32.92
退火制作工艺
33.93
紫外光处理
34.101
半导体装置
35.d1
垂直方向
36.d2
水平方向
37.rc
凹陷
38.tk1
厚度
39.tk2
厚度
具体实施方式
40.以下本发明的详细描述已披露足够的细节以使本领域的技术人员能够实践本发明

以下阐述的实施例应被认为是说明性的而非限制性的

对于本领域的一般技术人员而言显而易见的是,在不脱离本发明的精神和范围的情况下,可以进行形式及细节上的各种改变与修改

41.在进一步的描述各实施例之前,以下先针对全文中使用的特定用语进行说明

42.用语“在

上”、“在

上方”和“在

之上”的含义应当以最宽方式被解读,以使得“在

上”不仅表示“直接在”某物上而且还包括在某物上且其间有其他居间特征或层的含义,并且“在

上方”或“在

之上”不仅表示在某物“上方”或“之上”的含义,而且还可以包括其在某物“上方”或“之上”且其间没有其他居间特征或层
(
即,直接在某物上
)
的含义

43.用语“蚀刻”在本文中通常用来描述用以图案化材料的制作工艺,使得在蚀刻完成后的材料的至少一部分能被留下

当“蚀刻”一材料时,该材料的至少一部分在蚀刻结束后
可被保留

与此相反的是,当“移除”材料时,基本上所有的材料可在过程中被除去

然而,在一些实施例中,“移除”可被认为是一个广义的用语而包括刻蚀

44.在下文中使用术语“形成”或“设置”来描述将材料层施加到基底的行为

这些术语旨在描述任何可行的层形成技术,包括但不限于热生长

溅射

蒸发

化学气相沉积

外延生长

电镀等

45.请参阅图
1。
图1所绘示为本发明一实施例的半导体装置
101
的示意图

如图1所示,半导体装置
101
包括一
iii-v
族化合物半导体层
12、
一硅掺杂
(silicon-doped)iii-v
族化合物阻障层
14t
以及一富硅
(silicon-rich)
张应力
(tensile stress)

22。
硅掺杂
iii-v
族化合物阻障层
14t
设置在
iii-v
族化合物半导体层
12
上,而富硅张应力层
22
设置在硅掺杂
iii-v
族化合物阻障层
14t


富硅张应力层
22
以及硅掺杂
iii-v
族化合物阻障层
14t
可用以增加对于半导体装置
101
中的沟道区域施加的张应力,由此可降低半导体装置的沟道区域的电阻抗并提升半导体装置的相关电性表现

46.举例来说,在一些实施例中,二维电子气
(two-dimensional electron gas)2deg
可形成在
iii-v
族化合物半导体层
12
中靠近
iii-v
族化合物半导体层
12
与硅掺杂
iii-v
族化合物阻障层
14t
交界处的位置,而通过增加对于沟道区域施加的张应力可使二维电子气
2deg
的密度增加,故可因此降低包括有二维电子气
2deg
的区域的电阻,进而可降低半导体装置
101
的导通电阻
(on-resistance
,ron
)
从而达到省电效果

此外,在本案的各附图中,是以虚线表示二维电子气
2deg
的位置,而此虚线的宽度则可代表二维电子气
2deg
的浓度高低,例如相对较细的虚线代表浓度相对较低的二维电子气,而相对较粗的虚线代表浓度相对较高的二维电子气,但并不以此为限

47.进一步说明,在一些实施例中,半导体装置
101
可还包括一基底
10
,而
iii-v
族化合物半导体层
12
可在一垂直方向
d1
上设置在基底
10
的上表面
10t


基底
10
可包括硅基底

碳化硅
(sic)
基底

氮化镓
(gallium nitride

gan)
基底

蓝宝石
(sapphire)
基底或其他适合材料所形成之基底

在一些实施例中,在形成
iii-v
族化合物半导体层
12
之前,可先在基底
10
上形成一缓冲层
(
未绘示
)
,而缓冲层可包括例如氮化镓

氮化铝镓
(aluminum gallium nitride

algan)、
氮化铝铟
(aluminum indium nitride

alinn)
或其他适合的缓冲材料,但并不以此为限

换句话说,缓冲层可在垂直方向
d1
位于基底
10

iii-v
族化合物半导体层
12
之间

48.在一些实施例中,
iii-v
族化合物半导体层
12
可包括氮化镓

氮化铟镓
(indium gallium nitride

ingan)
或其他适合的
iii-v
族化合物半导体材料,而硅掺杂
iii-v
族化合物阻障层
14t
可包括掺杂硅的氮化铝镓

掺杂硅的氮化铝铟

掺杂硅的氮化铝镓铟

掺杂硅的氮化铝
(aluminum nitride

aln)
或其他掺杂硅的
iii-v
族化合物材料

富硅张应力层
22
可包括氮化硅

碳化硅或其他含有硅且具有所需张应力特性的材料

在一些实施例中,富硅张应力层
22
中的硅含量与张应力之间可大体上呈正相关,而富硅张应力层
22
可被视为具有相对较高硅含量的含硅张应力层,但并不以此为限

在一些实施例中,可通过调整用以形成富硅张应力层
22
的制作工艺条件来达到具有所需张应力特性的效果,例如可调整化学气相沉积制作工艺中的制作工艺功率
(power)、
制作工艺压力

制作工艺温度

反应气体流速

反应气体比率等,但并不以此为限

在一些实施例中,富硅张应力层
22
的张应力可大于或等于
500
牛顿
/
平方毫米
(n/mm2)
,由此达到所需的效果,但并不以此为限

在一些实施例中,富硅
张应力层
22
的张应力可介于
200
牛顿
/
平方毫米至
600
牛顿
/
平方毫米之间,避免过高的张应力所带来的负面影响

49.在一些实施例中,上述的垂直方向
d1
可被视为基底
10
的厚度方向,基底
10
在垂直方向
d1
上可具有相对的上表面
10t
与一底表面
10b
,而上述的
iii-v
族化合物半导体层
12、
硅掺杂
iii-v
族化合物阻障层
14t
以及富硅张应力层
22
可形成在上表面
10t
的一侧

与垂直方向
d1
大体上正交的水平方向
(
例如水平方向
d2
以及其他与垂直方向
d1
正交的方向
)
可大体上与基底
10
的上表面
10t

/
及底表面
10b
平行,但并不以此为限

在本文中所述在垂直方向
d1
上相对较高的位置或
/
及部件与基底
10
的底表面
10b
之间在垂直方向
d1
上的距离可大于在垂直方向
d1
上相对较低的位置或
/
及部件与基底
10
的底表面
10b
之间在垂直方向
d1
上的距离,各部件的下部或底部可比此部件的上部或顶部在垂直方向
d1
上更接近基底
10
的底表面
10b
,在某个部件之上的另一部件可被视为在垂直方向
d1
上相对较远离基底
10
的底表面
10b
,而在某个部件之下的另一部件可被视为在垂直方向
d1
上相对较接近基底
10
的底表面
10b。
50.在一些实施例中,半导体装置
101
可还包括一钝化
(passivation)

24
以及一紫外光透明
(uv-transparent)
保护层
26。
钝化层
24
设置在富硅张应力层
22
上,而紫外光透明保护层
26
设置在钝化层
24


钝化层
24
可包括氧化硅

氧化铝或其他适合的绝缘材料,而紫外光透明保护层
26
可包括可使紫外光穿透的氮化硅材料或其他具有使紫外光穿透特性的绝缘材料

在一些实施例中,富硅张应力层
22
的张应力可高于钝化层
24
的张应力,而钝化层
24
可相对较厚,用以搭配相关制作工艺来调整钝化层
24
的张应力

因此,钝化层
24
的厚度
tk2
可大于富硅张应力层
22
的厚度
tk1
,而钝化层
24
可被视为内嵌的应力调节器,但并不以此为限

51.在一些实施例中,紫外光透明保护层
26
还可具有相对较低的水气或
/
及水氧穿透率,用以对钝化层
24
或其他材料层提供保护效果而降低外在环境的影响,且钝化层
24
的张应力可高于紫外光透明保护层
26
的张应力,但并不以此为限

在一些实施例中,富硅张应力层
22、
钝化层
24
以及紫外光透明保护层
26
可一并被视为一钝化结构
20
,而富硅张应力层
22、
钝化层
24
以及紫外光透明保护层
26
在垂直方向
d1
上的投影图案或
/
及投影面积可大体上彼此相等,但并不以此为限

换句话说,半导体装置
101
可包括钝化结构
20
,且钝化结构
20
可由三层不同的材料层组成,用以增加或
/
及调整对于半导体装置
101
中的沟道区域施加的张应力

52.在一些实施例中,半导体装置
101
可还包括一源极结构
30s、
一漏极结构
30d
以及一栅极结构
40。
源极结构
30s
与漏极结构
30d
可分别在垂直方向
d1
上贯穿紫外光透明保护层
26、
钝化层
24
以及富硅张应力层
22。
在一些实施例中,源极结构
30s
与漏极结构
30d
可分别还在垂直方向
d1
上贯穿硅掺杂
iii-v
族化合物阻障层
14t
而直接接触
iii-v
族化合物半导体层
12
,但并不以此为限

在一些实施例中,源极结构
30s
与漏极结构
30d
可未贯穿硅掺杂
iii-v
族化合物阻障层
14t
,故硅掺杂
iii-v
族化合物阻障层
14t
的一部分可在垂直方向
d1
上位于源极结构
30s

iii-v
族化合物半导体层
12
之间,而硅掺杂
iii-v
族化合物阻障层
14t
的另一部分可在垂直方向
d1
上位于漏极结构
30d

iii-v
族化合物半导体层
12
之间,但并不以此为限

53.在一些实施例中,钝化层
24
可在垂直方向
d1
以及水平方向
d2
上被富硅张应力层
22、
紫外光透明保护层
26、
源极结构
30s
以及漏极结构
30d
包围,栅极结构
40
可在水平方向
d2
上位于源极结构
30s
以及漏极结构
30d
之间,且栅极结构
40
可在垂直方向
d1
上贯穿紫外光透明保护层
26、
钝化层
24
以及富硅张应力层
22
,但并不以此为限

在一些实施例中,栅极结构
40
可部分设置在硅掺杂
iii-v
族化合物阻障层
14t
中而未贯穿硅掺杂
iii-v
族化合物阻障层
14t。
在一些实施例中,栅极结构
40
可接触硅掺杂
iii-v
族化合物阻障层
14t
的上表面而没有部分设置在硅掺杂
iii-v
族化合物阻障层
14t


54.在一些实施例中,栅极结构
40、
源极结构
30s
与漏极结构
30d
可分别包括金属导电材料或其他适合的导电材料

上述的金属导电材料可包括金
(au)、

(w)、

(co)、

(ni)、

(ti)、

(mo)、

(cu)、

(al)、

(ta)、

(pd)、

(pt)、
上述材料的化合物

复合层或合金,但并不以此为限

在一些实施例中,栅极结构
40
可包括由上述导电材料所形成的栅极电极
(
未绘示
)
以及栅极介电层
(
未绘示
)
位于此栅极电极之下,而栅极介电层的材料可包括氮化铝

氮化硅
(
例如
si3n4)、
氧化硅
(
例如
sio2)、
氧化铝
(
例如
al2o3)、
氧化铪
(
例如
hfo2)、
氧化镧
(
例如
la2o3)、
氧化镥
(
例如
lu2o3)、
氧化镧镥
(laluo3)
或其他适合的介电材料

在一些实施例中,半导体装置
101
可被视为一晶体管结构,例如高电子迁移率晶体管
(high electron mobility transistor

hemt)
,但并不以此为限

55.请参阅图1至图
8。
图2至图8所绘示为本发明一实施例的半导体装置的制作方法示意图,其中图3绘示了图2之后的状况示意图,图4绘示了图3之后的状况示意图,图5绘示了图4之后的状况示意图,图6绘示了图5之后的状况示意图,图7绘示了图6之后的状况示意图,而图8绘示了图7之后的状况示意图

在一些实施例中,图1可被视为绘示了图8之后的状况示意图,但并不以此为限

如图2与图3所示,本实施例的制作方法可包括下列步骤

在在
iii-v
族化合物半导体层
12
上形成一
iii-v
族化合物阻障层
14
,并在
iii-v
族化合物阻障层
14
上形成富硅张应力层
22。
在富硅张应力层
22
形成之后,进行一退火制作工艺
91
,而富硅张应力层
22
中的一部分的硅通过退火制作工艺
91
扩散进入
iii-v
族化合物阻障层
14
中而形成硅掺杂
iii-v
族化合物阻障层
14t。
在一些实施例中,
iii-v
族化合物阻障层
14
可包括氮化铝镓

氮化铝铟

氮化铝镓铟

氮化铝或其他适合的
iii-v
族化合物材料

在一些实施例中,硅掺杂
iii-v
族化合物阻障层
14t
的张应力可高于
iii-v
族化合物阻障层
14(
也就是未进行退火制作工艺
91
之前的状态
)
的张应力,由此可通过富硅张应力层
22
以及硅掺杂
iii-v
族化合物阻障层
14t
增加对半导体装置中的沟道区域施加的张应力,并可使二维电子气
2deg
的密度增加,但并不以此为限

在一些实施例中,退火制作工艺
91
可包括快速热处理
(rapid thermal processing

rtp)
或其他适合的热处理方式,而退火制作工艺
91
的制作工艺温度可高于摄氏
800
度,但并不以此为限

56.进一步说明,本实施例的制作方法可包括但并不限于下列步骤

如图3与图4所示,在退火制作工艺
91
之后,可在富硅张应力层
22
上形成钝化层
24
,并在钝化层
24
上形成紫外光透明保护层
26。
在一些实施例中,钝化层
24
也可用以增加对半导体装置中的沟道区域施加的张应力,并可使二维电子气
2deg
的密度增加,但并不以此为限

然后,如图4与图5所示,可在对应源极结构与漏极结构的区域形成凹陷
rc
,而凹陷
rc
可在垂直方向
d1
上贯穿紫外光透明保护层
26、
钝化层
24
以及富硅张应力层
22。
在一些实施例中,凹陷
rc
可还贯穿硅掺杂
iii-v
族化合物阻障层
14t
而暴露出部分的
iii-v
族化合物半导体层
12
,但并不以此为限

然后,如图6所示,可形成一源极
/
漏极材料
30
,而源极
/
漏极材料
30
可部分形成在凹陷
rc
中且
部分形成在紫外光透明保护层
26


在一些实施例中,源极
/
漏极材料
30
可包括由多层材料层堆叠而成的结构,例如可包括硅层以及形成在硅层上的一层或多层金属层,但并不以此为限

57.如图6与图7所示,可对源极
/
漏极材料
30
进行图案化而形成源极结构
30s
与漏极结构
30d。
在一些实施例中,可在源极结构
30s
与漏极结构
30d
形成之后进行一退火制作工艺
92
,用以使源极
/
漏极材料中的硅层与金属层产生反应而形成金属硅化物层,由此使源极结构
30s
与漏极结构
30d
可与硅掺杂
iii-v
族化合物阻障层
14t

/

iii-v
族化合物半导体层
12
之间形成欧姆接触
(ohmic contact)
,但并不以此为限

退火制作工艺
92
可包括快速热处理或其他适合的热处理方式

58.如图7与图8所示,在退火制作工艺
92
之后
(
也就是在紫外光透明保护层
26、
源极结构
30s
以及漏极结构
30d
形成之后
)
,可进行一紫外光处理
93
,用以使紫外光穿过紫外光透明保护层
26
而对钝化层
24
产生疗化
(curing)
作用

换句话说,源极结构
30s
与漏极结构
30d
可在紫外光透明保护层
26
形成之后以及紫外光处理
93
之前形成

在一些实施例中,钝化层
24
中的材料可通过被紫外光照射而进行重组,由此可提升钝化层
24
的张应力,从而可进一步增加对半导体装置中的沟道区域施加的张应力并可使二维电子气
2deg
的密度进一步增加,但并不以此为限

换句话说,钝化层
24
的张应力可通过紫外光处理
93
而增加,钝化层
24
可通过紫外光处理
93
而被转变成经处理钝化层
24c
,而经处理钝化层
24c
的张应力可高于紫外光处理
93
之前的钝化层
24
的张应力

在一些实施例中,可通过调整紫外光处理
93
的制作工艺条件
(
例如紫外光照射时间或
/
及照射强度等
)
来控制经处理钝化层
24c
的张应力状况,故钝化层
24
可被视为内嵌的应力调节器,但并不以此为限

如图8与图1所示,在紫外光处理
93
之后,可形成上述的栅极结构
40
,从而形成半导体装置
101。
59.综上所述,在本发明的半导体装置以及其制作方法中,可利用富硅张应力层搭配退火制作工艺而形成硅掺杂
iii-v
族化合物阻障层,由此增加对半导体装置中的沟道区域施加的张应力而使二维电子气的密度增加,进而可降低半导体装置的导通电阻并提升相关电性表现

60.以上所述仅为本发明的优选实施例,凡依本发明权利要求所做的均等变化与修饰,都应属本发明的涵盖范围

当前第1页1  
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
网站地图