半导体器件和无线通信装置的制作方法-尊龙凯时官方app下载

文档序号:36175653发布日期:2023-11-25 01:37阅读:115来源:国知局
半导体器件和无线通信装置的制作方法

1.本公开涉及半导体器件和无线通信装置



背景技术:

2.近年来,开发出了使用氮化物半导体的高电子迁移率晶体管
(hemt)
等半导体器件

高电子迁移率晶体管
(hemt)
具有高电子迁移率和饱和电子速度,并且具有高耐受电压

因此,高电子迁移率晶体管被期望用作高输出和高效率晶体管,诸如高频器件

功率器件等

3.在此,在使用氮化物半导体的半导体器件中,为了提高装置特性,希望减小氮化物半导体的结晶缺陷

例如,在氮化物半导体的结晶生长中发生的穿透位错
(threading dislocation)
会引起电流崩溃,由此导致半导体器件的输出波动,因此需要减少穿透位错

4.例如,下述专利文献1公开了通过在氮化物半导体的层叠体中导入掩模层来减少穿透位错的发生的技术

5.现有技术文献
6.专利文献
7.专利文献1:
jp 2018-88528a


技术实现要素:

8.本发明要解决的技术问题
9.然而,在专利文献1所公开的技术中,掩模层的构成原子可能会无意地将周围的氮化物半导体转换成n型,从而增加漏电流

为此,需要一种在不降低其他装置特性的情况下减少穿透位错的发生的技术

10.因此,本公开提出了能够在不增加漏电流的情况下减小穿透位错的密度的新的且改进的半导体器件,以及包括该半导体器件的无线通信装置

11.问题的尊龙凯时官方app下载的解决方案
12.根据本公开,提供了一种半导体器件,该半导体器件包括:沟道层,被包括在设置在基板上的氮化物半导体的层叠体中,和阻挡层,被包括在层叠体中的相对于沟道层的上层侧,其中,在层叠体中的相对于沟道层的下层侧上包括以在层叠体的层叠方向上具有至少一个以上的峰值的浓度分布使氮化物半导体向n型转换的n型转换因子,并且包括6×
10
18
cm-3
以上的用于补偿n型转换因子的补偿因子的补偿区域被设置在层叠体中的相对于n型转换因子的浓度分布的峰值的上层侧上

13.根据本公开,提供了一种无线通信装置,包括半导体器件,其中,半导体器件包括:沟道层,被包括在设置在基板上的氮化物半导体的层叠体中;和阻挡层,被包括在层叠体中的相对于沟道层的上层侧上,其中,在层叠体中的相对于沟道层的下层侧上包括以在层叠体的层叠方向上具有至少一个以上的峰值的浓度分布使氮化物半导体向n型转换的n型转换因子,并且包括6×
10
18
cm-3
以上的用于补偿n型转换因子的补偿因子的补偿区域被设置
在层叠体中的相对于n型转换因子的浓度分布的峰值的上层侧上

附图说明
14.图1是示意性示出根据本公开的第一实施例的半导体器件的配置示例的纵向截面图

15.图2是示意性地示出在层叠体的层叠方向上的n型转换因子和补偿因子的浓度分布的曲线图

16.图3是绘制c的浓度分布的峰值浓度与掩模层侧的沟道层的薄层电阻
rsh
之间的关系的曲线图

17.图4是绘制
si
的浓度分布的峰值和c的浓度分布的峰值之间的距离与掩模层侧的沟道层的薄层电阻
rsh
之间的关系的曲线图

18.图
5a
是示出根据第一实施例的半导体器件的制造方法的步骤的示意性纵向截面图

19.图
5b
是示出根据第一实施例的半导体器件的制造方法的步骤的示意性纵向截面图

20.图
5c
是示出根据第一实施例的半导体器件的制造方法的步骤的示意性纵向截面图

21.图6是示出根据第一具体示例的半导体器件的配置的纵向截面图

22.图7是示出根据第二具体示例的半导体器件的配置的纵向截面图

23.图8是示出根据第三具体示例的半导体器件的配置的纵向截面图

24.图9是示出根据第四具体示例的半导体器件的配置的纵向截面图

25.图
10
是示出根据第五具体示例的半导体器件的配置的纵向截面图

26.图
11
是示出根据第六具体示例的半导体器件的配置的纵向截面图

27.图
12
是示出根据第七具体示例的半导体器件的配置的纵向截面图

28.图
13
是示出根据第八具体示例的半导体器件的配置的纵向截面图

29.图
14
是示出根据第九具体示例的半导体器件的配置的纵向截面图

30.图
15
是示出根据本公开的第二实施例的无线通信装置的配置的框图

具体实施方式
31.下面将参考附图详细描述本公开的优选实施例

应注意,在本说明书和附图中,具有基本相同的功能配置的部件将由相同的参考标号表示,并且因此将省去其重复描述

32.注意,在本说明书中,基板和层的层叠方向也被称为垂直方向

基板存在的方向也称为向下方向,与基板存在的方向相反的方向也称为向上方向

33.将按照以下顺序给出描述

34.1.
半导体器件的配置示例
35.2.
半导体器件的制造方法
36.3.
半导体器件的具体示例
37.4.
无线通信装置的配置示例
38.《1.
半导体器件的配置示例

39.首先,将参考图1描述根据本公开的第一实施例的半导体器件的配置示例

图1是示出根据本实施例的半导体器件
10
的配置示例的示意性纵向截面图

40.如图1所示,半导体器件
10
包括基板
100、
层叠体
200、
绝缘膜
321、
栅极电极
322、
源极电极
310s
和漏极电极
310d。
半导体器件
10
例如是所谓的高电子迁移率晶体管
(hemt)。
41.基板
100
是支撑构成半导体器件
10
的层叠体
200
的基板

基板
100
可以是
si
基板

或者,基板
100
可以是由
sic、
蓝宝石
、gan、aln、
金刚石等形成的基板

42.层叠体
200
是自基板
100
侧依次包括缓冲层
210、
掩模层
220、
沟道层
230
和阻挡层
240
的层叠体

通过使作为
iii-v
族化合物半导体的氮化物半导体在基板
100
上外延生长来提供层叠体
200。
层叠体
200
可被配置为包括
aln、inn、gan、algan、ingan、alingan、alscn、sin、mgn

tin
中的至少一种以上

43.在基板
100
上设置缓冲层
210。
缓冲层
210
被设置成当具有与形成基板
100
的材料的晶格常数明显不同的晶格常数的氮化物半导体在基板
100
上结晶生长时以阶梯方式改变晶格常数

44.具体地,当
gan
在作为
si
基板的基板
100
上晶体生长时,缓冲层
210
可由
al(in)(ga)n
形成
。al(in)(ga)n
表示其中
al
和n是基本元素并且
in

ga
是可选元素的氮化物半导体

具体地,
al(in)(ga)n

alingan、algan、alinn

aln。
45.可以通过层叠具有不同组成比的多个层来配置缓冲层
210
,使得
al
组成比例朝向层叠体
200
的上层侧减小

可替换地,缓冲层
210
可由具有使得
al
组成比例朝向层叠体
200
的上层侧逐渐减小的组成比梯度的层构成

46.例如,当
gan
在作为
si
基板的基板
100
上晶体生长时,缓冲层
210
可以具有其中从
si
基板侧依次层叠
aln
层和
algan
层的两层结构

在这种情况下,
aln
层的厚度例如可以是
100nm

300nm
,并且
algan
层的厚度例如可以是
100nm

500nm。algan
层的
al
组成比例例如是
0.17

0.50。
47.掩模层
220
设置在缓冲层
210


掩模层
220
例如由
sin
形成,并且被设置为使在层叠体
200
的层叠方向上延伸的穿透位错在垂直于层叠方向的面内方向上弯曲

掩模层
220
可以由
sio2或
tin
代替
sin
形成

48.例如,掩模层
220
可以被设置为不完全覆盖缓冲层
210
的岛状膜

在这种情况下,与图1中示出的纵向截面图不同,掩模层
220
可以不被视觉识别为层

掩模层
220
的厚度例如可以是
0.2nm

2nm
,并且还可以是
0.5nm

1nm。
49.在这种情况下,掩模层
220
的厚度等在层叠体
200
的面内方向上波动

因此,设置在掩模层
220
上的沟道层
230
优选地在掩模层
220
的厚度较薄的区域中生长,并在掩模层
220
上三维生长

因此,在缓冲层
210
中发生并且由于氮化物半导体的二维晶体生长而在层叠体
200
的层叠方向上延伸的位错通过三维生长的沟道层
230
在层叠体
200
的面内方向上弯曲

因此,掩模层
220
可以减小在层叠方向上穿透层叠体
200
的穿透位错的密度

50.此外,掩模层
220
可以阻挡在缓冲层
210
中发生的穿透位错,以防止穿透位错到达沟道层
230。
在这种情况下,掩膜层
220
越厚,对缓冲层
210
的覆盖率越高,从而可以提高阻挡穿透位错的效果

但是,如后所述,随着掩模层
220
的厚度增加,作为用于使氮化物半导体向n型转换的n型转换因子的
si
的浓度也增加

因此,考虑到这两者,优选将掩模层
220
设置为
0.2nm

2nm、
优选
0.5nm

1nm
的超薄膜

51.沟道层
230
设置在掩模层
220


沟道层
230
是包括沟道的层,阻挡层
240
提供的电子通过该沟道移动

具体地,从阻挡层
240
提供的电子在沟道层
230
的阻挡层
240
侧上形成二维电子气
(2deg)。
52.沟道层
230
例如由
gan
形成

沟道层
230
可由包含除了
gan
之外的
(al)(in)(ga)n
的混合晶体形成
。(al)(in)(ga)n
表示其中n是基本元素并且
al、in

ga
是可选元素的氮化物半导体

具体地,
(al)(in)(ga)n

alingan、algan、alinn、ingan、aln、inn

gan。
当沟道层
230

ingan
形成时,沟道层
230
还可增强沟道的电子迁移率

53.如上所述,通过在掩模层
220
上三维生长然后二维生长来提供沟道层
230。
例如,可以通过在掩模层
220
上形成大约
300nm
的厚度以使在层叠体
200
的层叠方向上延伸的穿透位错在面内方向上弯曲,并且然后形成
200nm

1700nm
的厚度以获得具有高结晶度的沟道层
230
,来形成沟道层
230。
在这种情况下,沟道层
230
可被设置为
500nm

2000nm
的总膜厚度

54.在根据本实施例的半导体器件
10
中,掩模层
220
包含用于使氮化物半导体向n型转换的n型转换因子,沟道层
230
包含用于补偿包含在掩模层
220
中的n型转换因子的补偿因子
。n
型转换因子是至少包含使氮化物半导体向n型转换的杂质和缺陷中任一种的系数
。n
型转换因子例如是
si(

)、ge(

)

o(

)。
补偿因子是至少包含消除由n型转换因子使氮化物半导体向n型转换的杂质和缺陷中的任一种的因子

补偿因子例如为
c(

)、mg(

)、fe(

)

b(

)。
以下将描述n型转换因子和补偿因子的细节

55.阻挡层
240
是通过由具有比沟道层
230
更高的导带最小值的氮化物半导体构成而在沟道层
230
的阻挡层
240
侧生成高浓度二维电子气
(2deg)
的层

例如,当沟道层
230

gan
形成时,阻挡层
240
可由
al(in)(ga)n
形成
。al(in)(ga)n
表示其中
al
和n是基本元素并且
in

ga
是可选元素的氮化物半导体

具体地,
al(in)(ga)n

alingan、algan、alinn

aln。
56.注意,使用阻挡层
240
的沟道层
230
侧的最外表面上的导带最小值的高度作为参数中的一个来确定二维电子气的浓度

例如,阻挡层
240

al
组成比越高,阻挡层
240
的极化越大,并且导带的梯度越大

随着阻挡层
240
的厚度增加,阻挡层
240
的最外表面上的导带最小值的高度增加

因此,通过适当地控制阻挡层
240
的组成和厚度,半导体器件
10
可以获得具有期望浓度的二维电子气

例如,当阻挡层
240

alinn
形成时,阻挡层
240

al
组成比可以是
0.70

0.90
,并且阻挡层
240
的厚度可以是
3nm

20nm。
57.在此,可以在阻挡层
240
和沟道层
230
之间设置间隔层

间隔层例如由
aln
形成

间隔层可以通过抑制阻挡层
240
和沟道层
230
之间的界面处的成分波动来改善半导体器件
10
的特性

间隔层可以由
algan

alingan
代替
aln
形成

间隔层的厚度例如可以大于
0nm

3nm
,优选
0.5nm

1.5nm。
58.可在阻挡层
240
和间隔层之间进一步设置中间层

例如,中间层可由
alingan
形成以具有
0.5nm

5.0nm
的厚度

在由
alingan
形成的阻挡层
240
和由
aln
形成的间隔层之间,中间层的成分可以以阶梯方式改变

中间层可被设置为组成在层叠体
200
的层叠方向上逐渐变化的层

59.可在阻挡层
240
上设置保护层

保护层例如由
gan
形成并且设置为层叠体
200
的一部分

因为保护层可以抑制阻挡层
240
的表面的氧化,所以可以提高层叠体
200
在制造过程中的耐处理性

60.保护层可以由包含除
gan
之外的
(al)(in)(ga)n
的混合晶体构成
。(al)(in)(ga)n
表示其中n是基本元素并且
al、in

ga
是可选元素的氮化物半导体

具体地,
(al)(in)(ga)n

alingan、algan、alinn、ingan、aln、inn

gan。
除了上述材料之外,保护层也可以由
sin
膜等构成

保护层的厚度例如可以是
0.5nm

5nm
,优选
0.5nm

2nm。
61.栅极电极
322
是半导体器件
10
的栅极端子,其是高电子迁移率晶体管
(hemt)
,并且设置在例如层叠体
200
上,绝缘膜
321
介于其间

例如,通过自层叠体
200
侧依次层叠
ni

au
来配置栅极电极
322。
绝缘膜
321
由例如
sin、sio2、al2o3等形成

如上所述,半导体器件
10
可被配置为具有金属-绝缘体-半导体
(mis)
栅极结构,其中,栅极电极
322
设置在层叠体
200
上,绝缘膜
321
介于其间

然而,不用说,半导体器件
10
可以被配置为具有其中栅极电极
322
直接设置在层叠体
200
上的肖特基栅极结构

62.源极电极
310s
和漏极电极
310d
是作为高电子迁移率晶体管
(hemt)
的半导体器件
10
的源极端子和漏极端子,并且隔着栅极电极
322
设置在层叠体
200
的两侧

源极电极
310s
和漏极电极
310d
例如通过自层叠体
200
侧依次层叠
ti、al、ni

au
来配置

63.注意,还可以在源极电极
310s
和漏极电极
310d
的正下方设置再生长层

在去除阻挡层
240
的源极电极
310s
和漏极电极
310d
正下方的的区域以及沟道层
230
的一部分的之后,在去除阻挡层
240
等的凹部进行n型
gan
的结晶再生长,由此形成再生长层

通过将再生长层设置为电阻比阻挡层
240
低的层,可以降低源极电极
310s、
漏极电极
310d
与形成于沟道层
230
的沟道之间的电阻

64.或者,还可以在源极电极
310s
和漏极电极
310d
的正下方的阻挡层
240
中注入
si。
注入有
si
的阻挡层
240
被退火以具有较低的电阻

因而,注入有
si
的阻挡层
240
与再生长层相同,可以降低源极电极
310s、
漏极电极
310d
与形成于沟道层
230
的沟道之间的电阻

65.随后,将参考图2描述包括在根据本实施例的半导体器件
10
的层叠体
200
中的n型转换因子和补偿因子

图2是示意性地示出在层叠体
200
的层叠方向上的n型转换因子和补偿因子的浓度分布的曲线图

66.在图2中,n型转换因子是
si(

)
并且补偿因子是
c(

)。
但是,如上所述,作为使氮化物半导体向n型转换的n型转换因子,除了
si
以外,还可以应用
ge(

)、o(

)


除了c以外,还可以应用
mg(

)、fe(

)、b(

)
等作为n型转换因子的补偿因子

67.如图2所示,半导体器件
10
的层叠体
200
中的
si(n
型转换因子
)
的浓度分布由于掩模层
220

sin
形成而在掩模层
220
附近具有峰值

例如,层叠体
200
中的
si
的浓度分布在掩模层
220
附近可具有其中
si
浓度是6×
10
18
cm-3
以上的峰值,并且可具有其中
si
浓度是1×
10
19
cm-3
以上的峰值

68.作为
iv
族的
si
是通过在
iii-v
族氮化物半导体中置换
iii
族的
ga
而成为n型施主的n型转换因子,因此容易在
si
浓度高的掩模层
220
附近的沟道层
230
中流动电流

由此,在设置有掩模层
220
的半导体器件
10
中,电子在非预期区域中传导以引起漏电流或并行沟道,这可导致开
/
关特性降低和功耗增加的可能性

69.在半导体器件
10
中,相对于其中
si
的浓度分布具有峰值的掩模层
220
,包含浓度为6×
10
18
cm-3
以上的
c(
作为补偿因子
)
的补偿区域
ca
设置在层叠体
200
的上层侧上
。iv
族的c取代
iii-v
族氮化物半导体中的v族的
n(

)
,因此c能够用作捕获由作为n型转换因子的
si
提供的载流子的补偿因子

因此,通过控制层叠体
200
中的c的浓度分布并用c补偿通过
si
向n型的转换,半导体器件
10
可使沟道层
230
在具有高
si
浓度的掩模层
220
附近绝缘

70.包含浓度为6×
10
18
cm-3
以上的
c(

)
的补偿区域
ca
的厚度优选地约为
100nm
,并且优选地更厚以获得更高的绝缘性能

通过包含更高浓度的c,补偿区域
ca
可以获得更高的绝缘性能

例如,补偿区域
ca
优选地进一步包含浓度为2×
10
19
cm-3
或更高的
c。
71.作为补偿因子的c的浓度分布可被控制成使得在作为n型转换因子的
si
的浓度变成峰值的位置处,c的浓度等于或高于
si
的浓度

例如,控制作为补偿因子的c的浓度分布使得在作为n型转换因子的
si
的浓度是6×
10
18
cm-3
以上的区域中c的浓度是6×
10
18
cm-3
以上

可替代地,作为补偿因子的c的浓度分布可以被控制为使得c的浓度小于在作为n型转换因子的
si
的浓度变成峰值的位置处的
si
的浓度

72.但是,若c的浓度比
si
的浓度高,则存在氮化物半导体的结晶将性劣化的可能性

当c的浓度比
si
的浓度过低时,存在半导体器件
10
的电特性将劣化的可能性

因此,优选考虑半导体器件
10
所要求的装置特性,适当地设定c在
si
的浓度成为峰值的位置处的浓度分布

73.接下来,将描述通过根据本实施例的半导体器件
10
获得的效果

74.首先,将描述通过掩模层
220
获得的效果

在根据本实施例的半导体器件
10
中,通过将掩模层
220
引入层叠体
200
中,穿透位错的密度可从约
4.0
×
109cm-2
减小至约
2.5
×
109cm-2

即,在半导体器件
10
中,能够通过掩模层
220
使穿透位错的密度降低
35
%以上

因此,半导体器件
10
可以将层叠体
200
的表面
(
与基板
100
设置在的表面相对的表面
)
上的穿透位错的密度降低至3×
109cm-2
以下,并且因此可以抑制电流崩溃的发生

75.接下来,将参考图3和图4描述通过层叠体
200
中的补偿因子获得的效果

在根据本实施例的半导体器件
10
中,通过在层叠体
200
中包括具有预定浓度分布的补偿因子,可进一步增加掩模层
220
侧上的沟道层
230
的薄层电阻
(sheet resistance)rsh。
76.图3是绘制c的浓度分布的峰值浓度与掩模层
220
侧的沟道层
230
的薄层电阻
rsh
之间的关系的曲线图

在图3中,
si
的浓度分布的峰值处的浓度等于或大于1×
10
19
cm-3
。c
的浓度分布的峰值表示包括在补偿区域
ca
中的峰值,该补偿区域设置在相对于包括
si
的浓度分布的峰值的掩模层
220
的层叠体
200
的上层侧上

77.如图3所示,当峰值处c的
(

)
的浓度为6×
10
18
cm-3
以上时
(
图3中用圆圈绘制的组
)
,沟道层
230
的薄层电阻
rsh

400
ω
/sq
以上,利用其可充分抑制漏电流

另一方面,当包含在补偿区域
ca
中的
c(

)
小于6×
10
18
cm-3
(
图3中用三角形绘制的组
)
时,沟道层
230
的薄层电阻
rsh
不能达到
400
ω
/sq
以上,
400
ω
/sq
以上可充分抑制漏电流

因此,在图3所示的曲线图中,认为作为补偿因子的c的浓度越高,所获得的绝缘性越高,并且掩模层
220
侧的沟道层
230
的薄层电阻
rsh
越高

78.具体地,在图3所示的曲线图中,掩模层
220
侧上的沟道层
230
的薄层电阻
rsh
在接近c浓度的峰值6×
10
18
cm-3
时开始急剧增加

因此,为了充分抑制漏电流,认为补偿区域
ca
包含6×
10
18
cm-3
以上的作为补偿因子的c是重要的

79.图4是绘制了在层叠体
200
的层叠方向上
si
的浓度分布的峰值和c的浓度分布的峰值之间的距离与掩模层
220
侧上的沟道层
230
的薄层电阻
rsh
之间的关系的曲线图

80.si
的浓度分布的峰值表示包括在掩模层
220
中的峰值,并且c的浓度分布的峰值表示包括在设置在层叠体
200
的上层侧上的补偿区域
ca
中的峰值

因此,两个峰之间的距离表示,例如,图2中的
si
的浓度分布的峰的最高点与c的浓度分布的峰的最高点之间的距离
pp。
81.应注意,在图3中用圆圈绘制的组
(
在峰处c的浓度是6×
10
18
cm-3
以上的组
)
也在图4中用圆圈绘制

在图3中用三角形绘制的组
(
在峰处c的浓度小于6×
10
18
cm-3
的组
)
也在图4中用三角形绘制

82.如图4所示,随着
si
的浓度分布的峰值和c的浓度分布的峰值变得彼此靠近,c可补偿
si
的影响,并且因此认为掩模层
220
侧上的沟道层
230
的薄层电阻
rsh
变得更高

然而,在两个峰值之间的距离为至少
150nm
或更小的范围内,在两个峰值之间的距离与薄层电阻
rsh
之间没有确认相关性

即,当两个峰之间的距离为
150nm
以下时,认为两个峰彼此足够接近

由此,如图3所示,认为掩模层
220
侧的沟道层
230
的薄层电阻根据c的浓度分布的峰值处的浓度而增加

83.《2.
半导体器件的制造方法

84.接下来,将参考图
5a
至图
5c
描述根据本实施例的半导体器件
10
的制造方法的示例


5a
至图
5c
是示意地表示本实施例的半导体器件
10
的制造方法的各步骤的纵截面图

注意,以下示例的制造条件和材料仅仅是示例,并且不限制根据本实施例的半导体器件
10。
85.如图
5a
所示,首先,通过使用金属有机化学气相沉积
(mocvd)
方法

分子束外延
(mbe)
方法等在作为
si
基板的基板
100
上形成层叠体
200。
86.具体而言,首先,准备以绝缘
(111)
面为主面的
si
基板作为基板
100。
接着,将基板
100
引入
mocvd
装置或
mbe
装置中并在
1000℃
下进行约
10
分钟的热清洁

随后,通过在
700℃

1100℃
下将
aln
层叠在基板
100
上至
100nm

300nm
的厚度并且然后在
900℃

1100℃
下将
algan
层叠至
100nm

500nm
的厚度来形成缓冲层
210。
87.接着,通过在
900℃

1000℃

sin
层叠至
0.2nm

2nm
的厚度来在缓冲层
210
上形成掩模层
220。
当掩模层
220

sin
形成时,n型转换因子为
si。
88.接着,通过在
900℃

1100℃
下层叠厚度为
500nm

2000nm

gan
在掩模层
220
上形成沟道层
230。
89.在根据本实施例的半导体器件
10
中,例如,可以通过在形成沟道层
230
时控制氮化物半导体的晶体生长条件来控制补偿因子的浓度分布

具体地,当补偿因子是
c(

)
时,通过控制源气体到
mocvd
器件或
mbe
器件的供应比率

压力

温度等,可以以期望的浓度分布将包含在沟道层
230
的原料气体中的c引入到沟道层
230。
例如,当沟道层
230

gan
形成时,通过控制作为原料气体的
ga(ch3)3(
三甲基镓:
tmga)

nh3的供给比率

压力

温度等,能够控制沟道层
230
中包含的c的浓度分布

90.之后,在
700℃

900℃
下,通过将
alinn
层叠至
3nm

20nm
的厚度来在沟道层
230
上形成阻挡层
240。
注意,通过在
900℃

1100℃
下层叠
aln

0.5nm

5nm
厚度获得的间隔层可进一步形成在沟道层
230
和阻挡层
240
之间

通过在
700℃

900℃
下层叠
gan

0.5nm

5nm
的厚度而获得的保护层可以进一步形成在阻挡层
240


91.接下来,如图
5b
所示,通过使用
cvd
方法等在层叠体
200
上形成
sin、sio2、al2o3等的膜来形成绝缘膜
321。
之后,使用其中打开用于形成源极电极
310s
和漏极电极
310d
的区域的抗蚀剂作为掩模以通过湿法蚀刻去除对应于开口的绝缘膜
321。
92.随后,如图
5c
所示,源极电极
310s
和漏极电极
310d
通过在去除了绝缘膜
321
的区域中在层叠体
200
上顺序层叠
ti、al、ni

au
来形成

通过在源极电极
310s
和漏极电极
310d
之间的绝缘膜
321
上顺序地层叠
ni

au
来形成栅极电极
322。
93.根据上述的制造方法,能够制造本实施例的半导体器件
10。
94.注意,当在源极电极
310s
及漏极电极
310d
的正下方设置再生长层时,在去除源极电极
310s
及漏极电极
310d
的形成区域的绝缘膜
321
之后,通过干式蚀刻去除阻挡层
240
及沟道层
230
的一部分

之后,通过使用
mocvd
法或溅射法等,在通过干式蚀刻除去阻挡层
240
和沟道层
230
的一部分的部分,使n型
gan
再生,能够形成再生长层

例如,可以使用
si、ge
等作为用于再生长层的n型掺杂剂

95.也可以通过除了上述方法以外的方法形成包含n型转换因子的掩模层
220
和包含补偿因子的沟道层
230。
96.例如,可以通过从
mocvd
器件或
mbe
器件去除其上层叠了层直到缓冲层
210
的基板
100
并且单独地使用
cvd
方法等来形成包含n型转换因子并且由
sin、sio2、tin
等形成的掩模层
220。
之后,可以通过返回至
mocvd
器件或
mbe
器件以将沟道层
230
层叠在掩模层
220


再次从
mocvd
器件或
mbe
器件去除基板
100、
以及将补偿因子注入到沟道层
230
中来形成包含诸如b的补偿因子的沟道层
230。
即使采用这样的方法,半导体器件
10
也能够实现穿透位错的减少和掩模层
220
附近的绝缘两者

97.《3.
半导体器件的具体示例

98.随后,将参考图6至图
14
描述根据本实施例的半导体器件
10
的第一具体示例至第九具体示例

根据第一具体示例至第九具体示例的半导体器件
10a

10i
在构成层叠体
200
的层结构和材料上彼此不同

因此,以下,省略基板
100、
源极电极
310s、
漏极电极
310d、
绝缘膜
321
和栅极电极
322
的说明

99.(
第一具体示例
)
100.图6是示出根据第一具体示例的半导体器件
10a
的配置的纵向截面图

如图6所示,在半导体器件
10a
中,通过从作为
si
基板的基板
100
侧依次层叠第一缓冲层
211、
第二缓冲层
212、
掩模层
220、
沟道层
230、
间隔层
241
和阻挡层
240
来配置层叠体
200。
101.第一缓冲层
211

aln
形成,第二缓冲层
212

algan
形成

与缓冲层
210
类似,在第一缓冲层
211
和第二缓冲层
212
中,晶格常数与形成基板
100

si
的晶格常数不同的
gan
可以通过逐步改变晶格常数来以更高的结晶度晶体生长

102.掩模层
220
由含有作为n型转换因子的
si

sin
形成

掩模层
220
可以由厚度为
0.2nm

2nm、
优选
0.5nm

1nm
的极薄的膜构成,或者可以由厚度超过几
nm
的厚膜构成

103.沟道层
230

gan
形成

沟道层
230
以6×
10
18
cm-3
以上的浓度设置有包含作为补偿因子的c的补偿区域
ca。
104.间隔层
241

al(in)(ga)n
形成

间隔层
241
可以通过抑制阻挡层
240
和沟道层
230
之间的界面处的成分波动来改善半导体器件
10
的特性
。al(in)(ga)n
表示其中
al
和n是基本元素并且
in

ga
是可选元素的氮化物半导体

具体地,
al(in)(ga)n

alingan、algan、alinn

aln。
105.阻挡层
240

al(in)(ga)n
形成

通过结合阻挡层
240
和沟道层
230
,在沟道层
230
的阻挡层
240
侧生成二维电子气
(2deg)。al(in)(ga)n
表示其中
al
和n是基本元素并且
in

ga
是可选元素的氮化物半导体

具体地,
al(in)(ga)n

alingan、algan、alinn

aln。
106.根据包括根据第一具体示例的上述层叠体
200
的半导体器件
10a
,可以在不增加漏电流的情况下减小层叠体
200
中的穿透位错的密度

107.(
第二具体示例
)
108.图7是示出根据第二具体示例的半导体器件
10b
的配置的纵向截面图

如图7所示,在半导体器件
10b
中,通过从作为
si
基板的基板
100
侧依次层叠第一缓冲层
211、
掩模层
220、
第二缓冲层
212、
沟道层
230、
间隔层
241
和阻挡层
240
来配置层叠体
200。
109.根据第二具体示例的半导体器件
10b
与根据第一具体示例的半导体器件
10a
的不同之处在于掩模层
220
设置在第一缓冲层
211
与第二缓冲层
212
之间

在这种情况下,设置在掩模层
220
的上层侧的第二缓冲层
212、
沟道层
230
或它们两者以6×
10
18
cm-3
以上的浓度设置有包含作为补偿因子的c的补偿区域
ca。
110.即使当掩模层
220
不直接设置在沟道层
230
的正下方时,也可将掩模层
220
设置在沟道层
230
的下层侧的层叠体
200


因此,类似于第一具体示例的半导体器件
10a
,在第二具体示例的半导体器件
10b
中,可在不增加漏电流的情况下减小层叠体
200
中的穿透位错的密度

111.(
第三具体示例
)
112.图8是示出根据第三具体示例的半导体器件
10c
的配置的纵向截面图

如图8所示,在半导体器件
10c
中,通过从作为
si
基板的基板
100
侧依次层叠第一缓冲层
211、
第二缓冲层
212、
第一沟道层
231、
掩模层
220、
第二沟道层
232、
间隔层
241
和阻挡层
240
来配置层叠体
200。
第一沟道层
231
和第二沟道层
232

gan
形成

113.根据第三具体示例的半导体器件
10c
与根据第一具体示例的半导体器件
10a
的不同之处在于掩模层
220
设置在第一沟道层
231
和第二沟道层
232
之间

在这种情况下,设置在掩模层
220
的上层侧的第二沟道层
232
以6×
10
18
cm-3
以上的浓度设置有包含作为补偿因子的c的补偿区域
ca。
在第二沟道层
232
的阻挡层
240
侧形成从阻挡层
240
供给的电子移动通过的沟道

114.通过在由
gan
形成的第一沟道层
231
上设置掩模层
220
,能够降低第二沟道层
232
的穿透位错的密度,并且能够提高第二沟道层
232
的结晶性

因此,类似于第一具体示例的半导体器件
10a
,在第三具体示例的半导体器件
10c
中,可在不增加泄漏电流的情况下减小层叠体
200
中的穿透位错的密度

115.(
第四具体示例
)
116.图9是示出根据第四具体示例的半导体器件
10d
的配置的纵向截面图

如图9所示,在半导体器件
10d
中,通过从作为
si
基板的基板
100
侧开始按顺序层叠第一缓冲层
211、
第二缓冲层
212、
掩模层
220、
中间掩模层
251、
上掩模层
252、
沟道层
230、
间隔层
241
和阻挡层
240
来配置层叠体
200。
117.层间掩模层
251

(al)(in)(ga)n
形成并设置在掩模层
220

。(al)(in)(ga)n
表示其中n是基本元素并且
al、in

ga
是可选元素的氮化物半导体

具体地,
(al)(in)(ga)n

alingan、algan、alinn、ingan、aln、inn

gan。
上掩模层
252
由含有作为n型转换因子的
si

sin
形成,并且设置在中间掩模层
251


118.第四具体示例的半导体器件
10d
与第一具体示例的半导体器件
10a
的不同之处在于设置了由
sin
形成的多个层
(
掩模层
220
和上掩模层
252)。
作为第四具体示例的半导体器件
10d
,可以多次重复层叠由
al(in)(ga)n
构成的中间掩模层
251
和由
sin
构成的上掩模层
252
这两层,从而包括由
sin
构成的三层以上的层

在这种情况下,设置在上掩模层
252(
其是

sin
形成的层中的最上层
)
的上层侧上的沟道层
230
以6×
10
18
cm-3
或更大的浓度设置有包含作为补偿因子的c的补偿区域
ca。
119.根据第四具体示例的半导体器件
10d
设置有由
sin
形成的多层
(
掩模层
220
和上掩模层
252)
,并且因此可以进一步减少在层叠体
200
中穿透位错的出现

因此,根据第四具体示例的半导体器件
10d
,可在不增加漏电流的情况下进一步减小层叠体
200
中的穿透位错的密度

120.(
第五具体示例
)
121.图
10
是示出根据第五具体示例的半导体器件
10e
的配置的纵向截面图

如图
10
所示,在半导体器件
10e
中,层叠体
200
通过从作为
si
基板的基板
100
侧依次层叠缓冲层
210、
掩模层
220、
中间掩模层
251、
上掩模层
252、
沟道层
230、
间隔层
241
和阻挡层
240
而配置

122.缓冲层
210

aln
形成,并且掩模层
220

sin
形成

层间掩模层
251

(al)(in)(ga)n
形成并设置在掩模层
220

。(al)(in)(ga)n
表示其中n是基本元素并且
al、in

ga
是可选元素的氮化物半导体

具体地,
(al)(in)(ga)n

alingan、algan、alinn、ingan、aln、inn

gan。
上掩模层
252
由含有作为n型转换因子的
si

sin
形成,并且设置在中间掩模层
251


123.根据第五具体示例的半导体器件
10e
与根据第四具体示例的半导体器件
10d
的不同之处在于:提供缓冲层
210
来代替第一缓冲层
211
和第二缓冲层
212。
124.类似于根据第四具体示例的半导体器件
10d
中,在根据第五具体示例的半导体器件
10e
中,提供由
sin
形成的多个层
(
掩模层
220
和上掩模层
252)
,并且因此可进一步减少在层叠体
200
中的穿透位错的发生

因此,根据第五具体示例的半导体器件
10e
,可以在不增加漏电流的情况下进一步减小层叠体
200
中的穿透位错的密度

125.(
第六具体示例
)
126.图
11
是示出根据第六具体示例的半导体器件
10f
的配置的纵向截面图

如图
11
所示,在半导体器件
10f
中,通过从作为
si
基板的基板
100
侧依次层叠第一缓冲层
211、
第二缓冲层
212、
掩模层
220、
沟道层
230、
间隔层
241
和阻挡层
240
来配置层叠体
200。
127.根据第六具体示例的半导体器件
10f
与根据第一具体示例的半导体器件
10a
的不同之处在于沟道层
230

(al)(in)(ga)n
形成
。(al)(in)(ga)n
表示其中n是基本元素并且
al、in

ga
是可选元素的氮化物半导体

具体地,
(al)(in)(ga)n

alingan、algan、alinn、ingan、aln、inn

gan。
设置在掩模层
220
的上层侧的沟道层
230
以6×
10
18
cm-3
以上的浓度设置有包含作为补偿因子的c的补偿区域
ca。
128.沟道层
230
可由任何氮化物半导体构成,只要其可通过与阻挡层
240
接合而产生二维电子气
(2deg)
即可

因此,与根据第一具体示例的半导体器件
10a
类似,根据第六具体示例的半导体器件
10f
,可在不增加漏电流的情况下减小层叠体
200
中的穿透位错的密度

129.(
第七具体示例
)
130.图
12
是示出根据第七具体示例的半导体器件
10g
的配置的纵向截面图

如图
12
所示,在半导体器件
10g
中,通过从作为
si
基板的基板
100
侧开始按顺序层叠第一缓冲层
211、
第二缓冲层
212、
掩模层
220、
第一沟道层
231、
第二沟道层
232、
间隔层
241
和阻挡层
240
来配置层叠体
200。
131.根据第七具体示例的半导体器件
10g
与根据第一具体示例的半导体器件
10a
的不同之处在于提供第一沟道层
231
和第二沟道层
232
来代替沟道层
230。
第一沟道层
231

gan
形成,第二沟道层
232

(al)(in)(ga)n
形成
。(al)(in)(ga)n
表示其中n是基本元素并且
al、in

ga
是可选元素的氮化物半导体

具体地,
(al)(in)(ga)n

alingan、algan、alinn、ingan、aln、inn

gan。
在设置于掩模层
220
的上层侧的第一沟道层
231、
第二沟道层
232
或它们两者中,以6×
10
18
cm-3
以上的浓度设置有包含作为补偿因子的c的补偿区域
ca。
132.沟道层
230
可以由任何氮化物半导体和层结构构成,只要它可以通过与阻挡层
240
接合来产生二维电子气
(2deg)
即可

因此,与根据第一具体示例的半导体器件
10a
类似,根据第七具体示例的半导体器件
10g
,可在不增加漏电流的情况下减小层叠体
200
中的穿透位错的密度

133.(
第八具体示例
)
134.图
13
是表示第八具体示例所涉及的半导体器件
10h
的结构的纵截面图

如图
13
所示,在半导体器件
10h
中,从作为
si
基板的基板
100
侧依次层叠第一缓冲层
211、
第二缓冲层
212、
掩模层
220、
沟道层
230、
间隔层
241、
中间层
242、
以及阻挡层
240
而构成层叠体
200。
135.第八具体示例所涉及的半导体器件
10h
与第一具体示例所涉及的半导体器件
10a
的不同点在于,还在间隔层
241
与阻挡层
240
之间设置有中间层
242。
中间层
242

(al)(in)(ga)n
形成
。(al)(in)(ga)n
表示其中n是基本元素并且
al、in

ga
是可选元素的氮化物半导体

具体地,
(al)(in)(ga)n

alingan、algan、alinn、ingan、aln、inn

gan。
136.中间层
242
可以通过逐步改变阻挡层
240
和间隔层
241
之间的氮化物半导体的成分来进一步提高阻挡层
240
的结晶性

因而,第八具体示例的半导体器件
10h
能够提高阻挡层
240
的结晶性,由此能够进一步提高器件特性

137.(
第九具体示例
)
138.图
14
是示出根据第九具体示例的半导体器件
10i
的配置的纵向截面图

如图
14
所示,在半导体器件
10i
中,层叠体
200
通过从作为
si
基板的基板
100
侧依次层叠第一缓冲层
211、
第二缓冲层
212、
掩模层
220、
沟道层
230、
间隔层
241、
阻挡层
240
和保护层
243
来配置

139.根据第九具体示例的半导体器件
10i
与根据第一具体示例的半导体器件
10a
的不同之处在于保护层
243
进一步设置在阻挡层
240


保护层
243

(al)(in)(ga)n
形成
。(al)(in)(ga)n
表示其中n是基本元素并且
al、in

ga
是可选元素的氮化物半导体

具体地,
(al)(in)(ga)n

alingan、algan、alinn、ingan、aln、inn

gan。
140.因为保护层
243
可以抑制阻挡层
240
的表面的氧化,所以可以提高层叠体
200
在制造过程中的耐处理性

因而,根据本实施例九所涉及的半导体器件
10i
,能够抑制制造工序中的装置特性的劣化

141.《4.
无线通信装置的配置示例

142.随后,将参照图
15
描述根据本公开的第二实施例的无线通信装置


15
是示出根据本实施例的无线通信装置1的配置的框图

143.如图
15
所示,无线通信装置1包括天线
ant、
高频开关
2、
高功率放大器
(hpa)3、
射频集成电路
(rfic)4、
基带单元
5、
声音输出单元
mic、
数据输出单元
dt
以及接口单元
i/f。
无线通信装置1包括根据本公开的第一实施例的半导体器件
10
作为包括在高频开关
2、
高功率放大器
3、
高频集成电路
4、
基带单元5等中的半导体器件

144.无线通信装置1例如是实现声音通信

数据通信和局域网
(lan)
连接等多种功能的移动电话系统

无线通信装置1可以是与第五代移动通信系统
(
所谓的
5g)
兼容的移动电话
系统

145.在无线通信装置1中,在发送期间,从基带单元5输出的发送信号经由高频集成电路
4、
高功率放大器3和高频开关2输出至天线
ant。
在无线通信装置1中,在接收期间,由天线
ant
接收的接收信号经由高频开关2和高频集成电路4被输入至基带单元
5。
由基带单元5处理的接收信号从声音输出单元
mic、
数据输出单元
dt、
接口单元
i/f
等输出

146.通过将根据本公开内容的第一实施例的半导体器件
10
包括在处理发送信号或接收信号的电路中,无线通信装置1可以更高效地处理更高的输出信号

147.虽然已经参考如上所述的附图详细描述了本公开的优选实施例,但是本公开的技术范围不限于这样的示例

显然,对于本公开的技术领域普通技术人员而言,能够想到在权利要求中阐述的技术构思的范围内的各种变形例或变形例,并且应当理解,这些变形例或变形例自然也落入本公开的技术范围内

148.例如,在上述实施例中,半导体器件
10
已被描述为高电子迁移率晶体管
(hemt)
,但根据本公开的技术不限于上述实施例

根据本公开的技术也类似地适用于其中氮化物半导体晶体生长的各种半导体器件,诸如发光二极管

激光二极管

光电二极管

异质结双极晶体管

场效应晶体管和肖特基阻挡二极管

由此,可以理解,上述各种半导体器件自然地被包括在根据本实施例的半导体器件的类别中

149.此外,在本说明书中描述的效果仅仅是解释性或示例性的,并不旨在进行限制

即,除了上述效果之外或者代替上述效果,根据本公开的技术可表现出从本文的描述中对于本领域技术人员显而易见的其他效果

150.应注意,以下配置也落入本公开的技术范围内

151.(1)
152.一种半导体器件,包括:
153.沟道层,被包括在设置在基板上的氮化物半导体的层叠体中;以及
154.阻挡层,被包括在所述层叠体中的相对于所述沟道层的上层侧上,
155.其中,在所述层叠体中的相对于所述沟道层的下层侧上包括以在所述层叠体的层叠方向上具有至少一个以上的峰值的浓度分布使所述氮化物半导体向n型转换的n型转换因子,并且
156.包括6×
10
18
cm-3
以上的用于补偿所述n型转换因子的补偿因子的补偿区域被设置在所述层叠体中的相对于所述n型转换因子的所述浓度分布的峰值的上层侧上

157.(2)
158.根据
(1)
的半导体器件,
159.其中,所述n型转换因子至少包括包含在所述层叠体中的杂质和缺陷中的一种

160.(3)
161.根据
(1)

(2)
所述的半导体器件,
162.其中,所述补偿因子至少包括包含在所述层叠体中的杂质和缺陷中的一种

163.(4)
164.根据
(1)

(3)
中任一项所述的半导体器件,
165.其中,所述补偿区域具有
400
ω
/sq
以上的薄层电阻

166.(5)
167.根据
(1)

(4)
中任一项所述的半导体器件,
168.其中,所述层叠体的与所述基板设置在的表面相对的表面上的穿透位错的密度是3×
109cm-2
以下

169.(6)
170.根据
(1)

(5)
中任一项所述的半导体器件,
171.其中,所述基板包括
si、sic、
蓝宝石
、gan、aln
和金刚石中的至少一种以上

172.(7)
173.根据
(1)

(6)
中任一项所述的半导体器件,
174.其中,所述氮化物半导体包括
aln、inn、gan、algan、ingan、alingan、alscn、sin、mgn

tin
中的至少一种以上

175.(8)
176.根据
(1)

(7)
中任一项所述的半导体器件,
177.其中,所述补偿区域在所述n型转换因子的浓度分布的峰值的上层侧上的
150nm
内的区域中具有所述补偿因子的浓度分布的峰值

178.(9)
179.根据
(1)

(8)
中任一项所述的半导体器件,
180.其中,所述n型转换因子包括
si、ge
和o中的至少一种

181.(10)
182.根据
(1)

(9)
中任一项所述的半导体器件,
183.其中,所述补偿因子包括
c、mg、fe
和b中的至少一种

184.(11)
185.根据
(1)

(10)
中任一项所述的半导体器件,
186.其中,所述n型转换因子在所述层叠体的所述层叠方向上的浓度分布包括这样的峰值,在所述峰值处所述n型转换因子的浓度为6×
10
18
cm-3
以上

187.(12)
188.根据
(11)
的半导体器件,
189.其中,所述补偿因子的浓度等于或高于所述n型转换因子的峰值位置处的所述n型转换因子的浓度

190.(13)
191.根据
(11)
的半导体器件,
192.其中,所述补偿因子的浓度小于所述n型转换因子的峰值位置处的所述n型转换因子的浓度

193.(14)
194.根据
(11)

(13)
中任一项所述的半导体器件,
195.其中,所述n型转换因子在所述层叠体的所述层叠方向上的浓度分布包括这样的峰值,在所述峰值处所述n型转换因子的浓度为1×
10
19
cm-3
以上

196.(15)
197.根据
(1)

(12)
中任一项所述的半导体器件,
198.其中,在所述层叠体的所述层叠方向上,在所述n型转换因子的浓度为6×
10
18
cm-3
以上的区域中,所述补偿因子的浓度为6×
10
18
cm-3
以上

199.(16)
200.根据
(1)

(15)
中任一项所述的半导体器件,还包括:
201.栅极电极,被设置在所述层叠体的与设置有所述基板的表面相对的表面上;以及
202.源极电极和漏极电极,隔着所述栅极电极设置在相对表面上

203.(17)
204.一种无线通信装置,包括:
205.半导体器件,
206.其中,所述半导体器件包括:
207.沟道层,被包括在设置在基板上的氮化物半导体的层叠体中,以及
208.阻挡层,被包括在所述层叠体中的相对于所述沟道层的上层侧上,
209.在所述层叠体中的相对于所述沟道层的下层侧上包括以在所述层叠体的层叠方向上具有至少一个以上的峰值的浓度分布使所述氮化物半导体向n型转换的n型转换因子,并且
210.包括6×
10
18
cm-3
以上的用于补偿所述n型转换因子的补偿因子的补偿区域被设置在所述层叠体中的相对于所述n型转换因子的所述浓度分布的峰值的上层侧上

211.[
参考标号列表
]
[0212]
10 半导体器件
[0213]
100 基板
[0214]
200 层叠体
[0215]
210 缓冲层
[0216]
211 第一缓冲层
[0217]
212 第二缓冲层
[0218]
220 掩模层
[0219]
230 沟道层
[0220]
231 第一沟道层
[0221]
232 第二沟道层
[0222]
240 阻挡层
[0223]
241 间隔层
[0224]
242 中间层
[0225]
243 保护层
[0226]
251 中间掩模层
[0227]
252 上掩模层
[0228]
310d 漏极电极
[0229]
310s 源极电极
[0230]
321 绝缘膜
[0231]
322 栅极电极

当前第1页1  
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
网站地图