显示装置的制作方法-尊龙凯时官方app下载

文档序号:36394304发布日期:2023-12-15 15:47阅读:39来源:国知局

显示装置
1.该申请要求于2022年6月7日在韩国知识产权局提交的第10-2022-0068659号韩国专利申请的优先权和权益,该韩国专利申请的全部内容通过引用包含于此。
技术领域
2.公开涉及一种显示装置。


背景技术:

3.随着以图形方式表示电信号信息的显示领域已经快速增长,已经引入了具有优异特性的更薄、更轻且消耗更少功率的各种显示装置。在这些显示装置之中,有机发光显示装置的优点在于其具有宽视角、良好的对比度和快速响应速度,因此有希望用于下一代显示装置。
4.这种显示装置可以包括薄膜晶体管(tft)、电容器等作为驱动电路。薄膜晶体管可以包括有源层和栅电极,有源层包括沟道区、源区和漏区,栅电极通过栅极绝缘体与有源层电绝缘。薄膜晶体管的有源层可以由非晶硅或多晶硅形成。
5.将理解的是,该背景技术部分部分地旨在提供用于理解技术的有用背景。然而,该背景技术部分还可以包括在这里公开的主题的对应的有效申请日之前不作为相关领域的技术人员已知或理解的内容的一部分的想法、构思或认识。


技术实现要素:

6.公开的方面提供了一种具有简单结构的显示装置,该显示装置可以防止以下问题:在蚀刻栅电极与半导体层之间的栅极绝缘体的工艺期间,由于半导体层的离子溅射在栅极绝缘体的侧表面上而在栅电极与半导体层之间形成短路。
7.公开的方面还提供了一种具有简单结构的显示装置,该显示装置可以通过栅极绝缘体和栅电极来减小台阶高度。
8.应当注意的是,公开的目的不限于上述目的,并且根据以下描述,其他目的对于本领域技术人员而言将是明显的。
9.根据公开的方面,一种显示装置可以包括:光阻挡层,设置在基底上;半导体层,设置在光阻挡层上,且缓冲膜设置在半导体层与光阻挡层之间,半导体层包括在平面图中与光阻挡层叠置的有源层、以及分别设置在有源层的两侧的第一电极和第二电极;第一栅极绝缘体,设置在半导体层上,且有源层设置在第一栅极绝缘体与缓冲膜之间;以及第一栅电极,设置在有源层上,且第一栅极绝缘体设置在第一栅电极与有源层之间,其中,第一栅极绝缘体的侧表面包括:第一倾斜部分,接触半导体层的第一表面;以及第二倾斜部分,接触第一倾斜部分和第一栅电极,并且半导体层的第一表面与第一倾斜部分之间的第一角度小于平行于半导体层的第一表面的表面与第二倾斜部分之间的第二角度。
10.第一角度可以大于约0
°
且小于约45
°

11.从第一倾斜部分与第二倾斜部分之间的接触部分到半导体层的最短距离可以等
于或大于约
12.第一栅电极可以包括:第一表面,面向第一栅极绝缘体;第二表面,与第一表面相对;以及侧表面,将第一表面与第二表面连接,并且第一栅电极的第一表面与侧表面之间的第三角度等于或小于约55
°

13.第三角度可以大于第一角度。
14.显示装置还可以包括:第二栅极绝缘体,覆盖第一倾斜部分、第二倾斜部分、第一栅电极的第二表面和侧表面。
15.显示装置还可以包括:第二栅电极,设置在第一栅电极上,且第二栅极绝缘体设置在第二栅电极与第一栅电极之间。
16.通过将从第一栅电极的侧表面到第二栅电极的最短距离除以从第一栅电极的第二表面到第二栅电极的最短距离而获得的值可以等于或大于约0.8。
17.半导体层可以包括第一材料,并且第一栅极绝缘体的第二倾斜部分至少部分地被第一材料覆盖。
18.显示装置还可以包括:第二栅极绝缘体,覆盖第一栅电极、第一倾斜部分和第二倾斜部分,其中,第一材料设置在第一栅极绝缘体的第二倾斜部分与第二栅极绝缘体之间。
19.第一栅极绝缘体的第一倾斜部分可以直接接触第二栅极绝缘体。
20.半导体层可以包括氧化物半导体。
21.第一材料可以是铟。
22.电压可以施加到第一栅电极和光阻挡层中的每个。
23.施加到光阻挡层的电压可以与施加到第一栅电极的电压基本上相同。
24.根据公开的另一方面,一种显示装置可以包括:半导体层,包括有源层;第一栅极绝缘体,覆盖有源层,并设置在半导体层上;第一栅电极,设置在第一栅极绝缘体上;第二栅极绝缘体,覆盖第一栅极绝缘体和第一栅电极;以及第二栅电极,设置在第二栅极绝缘体上,其中,第一栅极绝缘体的侧表面包括:第一倾斜部分,接触半导体层的第一表面;以及第二倾斜部分,接触第一倾斜部分和第一栅电极,其中,半导体层包括第一材料,并且第二倾斜部分至少部分地被第一材料覆盖,并且将从第一栅电极的侧表面到第二栅电极的最短距离除以从第一栅电极的上表面到第二栅电极的最短距离而获得的值等于或大于约0.8。
25.第一栅极绝缘体可以包括第二材料,并且第二栅极绝缘体可以包括与第二材料不同的第三材料。
26.第三材料的介电常数可以大于第二材料的介电常数。
27.第二材料可以是氧化硅(sio
x
),并且第三材料可以是选自由氮化硅(sin
x
)、氮氧化硅(sion)、氧化铝(al
x
oy)、氧化铪(hfo
x
)和氧化锆(zro
x
)组成的组中的一种。
28.显示装置还可以包括:存储电容器,设置在第一栅电极与第二栅电极之间。
29.各种实施例的细节包括在具体实施方式和附图中。
30.根据公开的实施例,显示装置可以包括:栅极绝缘体,具有包括第一倾斜部分和第二倾斜部分的侧表面,第一倾斜部分具有平缓的或轻微的倾斜度,第二倾斜部分具有陡峭的倾斜度,使得半导体层的粒子不会溅射在第一倾斜部分上,并且因此能够防止半导体层与栅电极之间的短路。
31.根据公开的实施例,能够通过将第一倾斜部分和栅电极的侧表面调整为具有平缓
或轻微的倾斜度来减小由显示装置中的第一栅极绝缘体和第一栅电极导致的台阶高度。
32.应当注意的是,公开的效果不限于上述效果,并且根据以下描述,公开的其他效果对于本领域技术人员而言将是明显的。
附图说明
33.通过参照附图详细描述公开的实施例,公开的上述和其他方面及特征将变得更加明显,在附图中:
34.图1是根据实施例的显示装置的示意性透视图,
35.图2是示出根据实施例的显示装置的示意性平面图,
36.图3是示出根据实施例的显示装置的框图,
37.图4是示出根据实施例的子像素的等效电路的示意图,
38.图5是示出根据实施例的子像素的示意性平面图,
39.图6是仅示出图5的示意性平面图中的光阻挡层的示意性平面图,
40.图7是示出图5的示意性平面图中的光阻挡层、半导体层和栅极层的示意性平面图,
41.图8是示出图5的示意性平面图中的光阻挡层、半导体层、栅极层和1-2栅极层的示意性平面图,
42.图9是示出图5的示意性平面图中的光阻挡层、半导体层、栅极层、1-2栅极层和数据金属层的示意性平面图,
43.图10是沿着图5的线i-i'截取的示意性剖视图,
44.图11是沿着图5的线ii-ii'截取的示意性剖视图,
45.图12是沿着图5的线iii-iii'截取的示意性剖视图,
46.图13是沿着图5的线iv-iv'截取的示意性剖视图,
47.图14是沿着图5的线v-v'截取的示意性剖视图,
48.图15是图10的区域a的放大图,
49.图16是图11的区域b的放大图,以及
50.图17至图19是示意性地示出形成第一倾斜部分、第二倾斜部分和栅电极的侧表面形状的方法的工艺步骤的视图。
具体实施方式
51.现在将在下文中参照附图更全面地描述公开,在附图中示出了实施例。然而,该公开可以以不同的形式实施,并且不应被解释为限于这里阐述的实施例。相反,提供这些实施例使得该公开将是彻底的和完整的,并且将向本领域技术人员充分地传达公开的范围。
52.在整个说明书中,相同的附图标记表示相同的组件。在附图中,为了清楚起见,可能夸大层和区域的厚度。例如,在附图中,为了便于描述和清楚起见,可能夸大元件的大小、厚度、比例和尺寸。
53.如这里所使用的,除非上下文另外清楚地指出,否则单数形式“一”、“一个(种/者)”和“该(所述)”也旨在包括复数形式。
54.在说明书和权利要求书中,为了其含义和解释的目的,术语“和/或”旨在包括术语“和”和“或”的任何组合。例如,“a和/或b”可以被理解为意指“a、b或者a和b”。术语“和”和“或”可以以连接或分离的意义使用,并且可以被理解为等同于“和/或”。
55.在说明书和权利要求书中,为了其含义和解释的目的,短语
“……
中的至少一个(种/者)”旨在包括“选自
……
的组中的至少一个(种/者)”的含义。例如,“a和b中的至少一个”可以被理解为意指“a、b或者a和b”。
56.还将理解的是,当层被称为“在”另一层或基底“上”时,所述层可以直接在另一层或基底上,或者也可以存在居间层。相反,当元件被称为“直接在”另一元件“上”时,不存在居间元件。
57.将理解的是,当元件(或区域、层、部分等)在说明书中被称为“在”另一元件“上”、“连接到”或“结合到”另一元件时,所述元件(或区域、层、部分等)可以直接设置在上述另一元件上、连接到或结合到上述另一元件,或者可以在其间设置居间元件。
58.将理解的是,术语“连接到”或“结合到”可以包括物理连接(结合)或电连接(或结合)。
59.将理解的是,尽管这里可以使用术语“第一”、“第二”、“第三”等来描述各种元件,但这些元件不应受这些术语限制。这些术语用于将一个元件与另一元件区分开,或者为了便于其描述和解释。例如,当在说明书中讨论“第一元件”时,“第一元件”可以被称为“第二元件”或“第三元件”,并且在不脱离这里的教导的情况下,可以以类似的方式命名“第二元件”和“第三元件”。
60.术语“叠置”或其变型意指第一对象可以在第二对象上方或下方或一侧,反之亦然。另外,术语“叠置”可以包括层叠、堆叠、面对或面向、在
……
之上延伸、覆盖或部分地覆盖,或者如本领域普通技术人员将领会和理解的任何其他合适的术语。
61.当元件被描述为“不与”另一元件“叠置”或其变型时,这可以包括元件彼此间隔开、彼此偏置、或设定为彼此偏移、或者如本领域普通技术人员将领会和理解的任何其他合适的术语。
62.术语“面对”和“面向”意指第一元件可以直接或间接地与第二元件相对。在其中第三元件介于第一元件与第二元件之间的情况下,第一元件和第二元件尽管仍然彼此面对但可以被理解为彼此间接相对。
63.当术语“包括”、“包含”和/或其变型、“具有”、“具备”和/或其变型用在该说明书中使用时,指定存在所陈述的特征、整体、步骤、操作、元件、组件和/或其组,但不排除存在或附加一个或更多个其他特征、整体、步骤、操作、元件、组件和/或其组。
64.如这里所使用的,“约(大约)”或“近似”包括所陈述的值,并且意味着:考虑到正在被谈及的测量以及与具体量的测量相关的误差(即,测量系统的局限性),在如由本领域普通技术人员确定的具体值的可接受偏差范围内。例如,“约(大约)”可以意为在一个或更多个标准偏差内,或在所陈述的值的
±
30%、20%、10%、5%内。
65.除非这里另有定义或暗示,否则这里使用的所有术语(包括技术术语和科学术语)具有与公开所属领域的普通技术人员通常理解的含义相同的含义。还将理解的是,术语(诸如在常用词典中定义的那些术语)应被解释为具有与其在相关领域的上下文中的含义一致的含义,并且将不以理想化或过于形式的意义解释,除非这里明确地如此定义。
66.在下文中,将参照附图描述实施例。
67.图1是根据实施例的显示装置的示意性透视图。图2是示出根据实施例的显示装置的示意性平面图。图3是示出根据实施例的显示装置的框图。
68.参照图1至图3,显示装置10用于显示运动图像或静止图像。显示装置10可以用作诸如移动电话、智能电话、平板pc、智能手表、手表电话、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(pmp)、导航装置和超移动pc(umpc)等便携式电子装置的显示屏,以及诸如电视、笔记本、监视器、广告牌和物联网装置的各种产品的显示屏。
69.显示装置10可以是发光显示装置,诸如使用有机发光二极管的有机发光显示装置、包括量子点发光层的量子点发光显示装置、包括无机半导体的无机发光显示装置、以及使用微型发光二极管(led)的微型发光显示装置。在以下描述中,有机发光显示装置被描述为显示装置10的示例。然而,将理解的是,公开不限于此。
70.显示装置10可以包括显示面板100、显示驱动电路200和电路板300。
71.显示面板100可以以矩形平面形成,矩形平面具有在第一方向(x轴方向)上的较短边和在与第一方向(x轴方向)相交的第二方向(y轴方向)上的较长边。第一方向(x轴方向)上的较短边与第二方向(y轴方向)上的较长边相交的拐角中的每个可以倒圆为给定曲率,或者可以是直角。在从顶部观察的情况下,显示面板100的形状不限于四边形形状,而是可以以不同的多边形形状、圆形形状或椭圆形形状形成。显示面板100可以是但不限于形成为平坦的。显示面板100可以包括形成在其左端和右端处并且具有恒定曲率或变化曲率的弯曲部分。显示面板100可以是柔性的,使得其可以弯曲、弯折、折叠或卷曲。
72.显示面板100可以包括其中形成有子像素sp以显示图像的显示区域da和作为显示区域da的外围区域的非显示区域nda。显示区域da和非显示区域nda可以是主区域ma。在显示区域da中,除了子像素sp之外,还可以设置连接到子像素sp的扫描线sl、发射线el、数据线dl和电源电压线elvddl。扫描线sl和发射线el可以在第一方向(x轴方向)上布置或设置,而数据线dl可以在与第一方向(x轴方向)相交的第二方向(y轴方向)上布置或设置。多条电源电压线elvddl可以在显示区域da中在第二方向(y轴方向)上平行布置或设置。在显示区域da中在第二方向(y轴方向)上平行地形成的电源电压线elvddl可以在非显示区域nda中彼此连接。
73.子像素sp中的每个可以连接到扫描线sl中的至少一条、数据线dl中的至少一条、发射线el中的至少一条和电源电压线elvddl中的一条。在图2中所示的示例中,子像素sp中的每个连接到两条扫描线sl、一条数据线dl、一条发射线el和一条电源电压线elvddl。然而,将理解的是,公开不限于此。例如,子像素sp中的每个可以连接到三条扫描线sl而不是两条扫描线sl。
74.子像素sp中的每个可以包括驱动晶体管、至少一个晶体管、发光元件170(见图4)和电容器。晶体管可以响应于来自扫描线sl的扫描信号而导通,使得来自数据线dl的数据电压data(见图4)可以施加到驱动晶体管(例如,第一晶体管t1)的栅电极。在数据电压data施加到该栅电极的情况下,驱动晶体管可以将驱动电流供应到发光元件170,从而可以发射光。驱动晶体管和所述至少一个晶体管可以是薄膜晶体管。发光元件170可以发射与来自驱动晶体管的驱动电流成比例的光。发光元件170可以是包括第一电极、有机发射层172(见图10)和第二电极的有机发光二极管。电容器可以使施加到驱动晶体管的栅电极的数据电压data保持恒定。
75.非显示区域nda可以定义为从显示区域da的外侧到显示面板100的边缘的区域。在非显示区域nda中,可以设置用于将扫描信号施加到扫描线sl的扫描驱动电路400、在数据线dl与显示驱动电路200之间的扇出线fl以及连接到显示驱动电路200的垫(pad,又称为“焊垫”或“焊盘”)dp。显示驱动电路200和垫dp可以设置在显示面板100的一个侧面的边缘处。垫dp可以设置为比显示驱动电路200靠近显示面板100的一侧面的边缘。
76.扫描驱动电路400可以通过扫描控制线scl连接到显示驱动电路200。扫描驱动电路400可以通过扫描控制线scl从显示驱动电路200接收扫描控制信号scs和用于发射控制驱动器420的控制信号。
77.扫描驱动电路400可以包括如图3中所示的扫描驱动器410和发射控制驱动器420。
78.扫描驱动器410可以根据扫描控制信号scs生成扫描信号,并且可以将扫描信号顺序地输出到扫描线sl。发射控制驱动器420可以根据控制信号生成发射控制信号em(见图4),并且可以将发射控制信号em顺序地输出到发射线el。
79.扫描驱动电路400可以包括薄膜晶体管。扫描驱动电路400可以与子像素sp的薄膜晶体管形成在同一层。尽管扫描驱动电路400形成在显示区域da的一侧(例如,在图2中的显示区域da的左侧的非显示区域nda中),但公开不限于此。例如,扫描驱动电路400可以形成在显示区域da的两侧,例如,在显示区域da的左侧以及右侧的非显示区域nda中。
80.显示驱动电路200可以包括如图3中所示的时序控制器210、数据驱动器220和电源单元230。
81.时序控制器210从电路板300接收数字视频数据dat和时序信号。时序控制器210可以根据时序信号生成用于控制扫描驱动器410的操作时序的扫描控制信号scs,可以生成用于控制发射控制驱动器420的操作时序的控制信号,并且可以生成用于控制数据驱动器220的操作时序的数据控制信号dcs。时序控制器210可以通过扫描控制线scl将扫描控制信号scs输出到扫描驱动器410,并且将用于控制发射控制驱动器420的操作时序的控制信号输出到发射控制驱动器420。时序控制器210可以将数字视频数据dat和数据控制信号dcs输出到数据驱动器220。
82.数据驱动器220将数字视频数据dat转换为模拟正/负数据电压data并通过扇出线fl将它们供应到数据线dl。通过扫描驱动电路400的扫描信号选择子像素sp,并且将数据电压data供应到所选择的子像素sp。
83.电源单元230可以生成第一驱动电压以将其供应到电源电压线elvddl。电源单元230可以生成第二驱动电压以将其供应到子像素sp中的每个的有机发光二极管的阴极。第一驱动电压可以是用于驱动有机发光二极管的高电平电压,第二驱动电压可以是用于驱动有机发光二极管的低电平电压。例如,第一驱动电压可以具有比第二驱动电压的电平高的电平。
84.显示驱动电路200可以被实现为集成电路(ic),并且可以通过玻璃上芯片(cog)技术、塑料上芯片(cop)技术或超声接合附着到显示面板100。然而,将理解的是,公开不限于此。例如,显示驱动电路200可以附着到电路板300。
85.电路板300可以使用各向异性导电膜附着到垫dp。以这种方式,电路板300的引线可以电连接到垫dp。电路板300可以是柔性印刷电路板、印刷电路板或诸如膜上芯片的柔性膜。
86.图4是示出根据实施例的子像素的等效电路的示意图。
87.参照图4,子像素sp可以包括五个晶体管t1至t5、存储电容器cst、保持电容器chold和发光元件170。
88.第一晶体管t1的第一电极d1可以连接到第五晶体管t5的第二电极s5,第一晶体管t1的第二电极s1可以连接到发光元件170的阳极电极、第四晶体管t4的第一电极d4和第一光阻挡层bml1(见图6)。第一晶体管t1的1-1栅电极g1-1可以连接到第三晶体管t3的第一电极d3和第二晶体管t2的第二电极s2。
89.数据电压data可以施加到第二晶体管t2的第一电极d2,并且第二晶体管t2的第二电极s2可以连接到第三晶体管t3的第一电极d3和第一晶体管t1的1-1栅电极g1-1。第二控制信号gw可以施加到第二晶体管t2的第二栅电极g2。第二晶体管t2可以通过第二控制信号gw导通,使得其用作使数据电压data施加到第一晶体管t1的1-1栅电极g1-1的通道。
90.第三晶体管t3的第一电极d3可以连接到第二晶体管t2的第二电极s2和第一晶体管t1的1-1栅电极g1-1。参考电压vref可以施加到第三晶体管t3的第二电极s3,并且第一控制信号gr可以施加到第三晶体管t3的第三栅电极g3。第三晶体管t3可以通过第一控制信号gr导通,使得其用作使参考电压vref施加到第一晶体管t1的1-1栅电极g1-1的通道。
91.第四晶体管t4的第一电极d4可以连接到发光元件170的阳极电极、第一晶体管t1的第二电极s1和第一光阻挡层bml1。初始化电压vint可以施加到第四晶体管t4的第二电极s4,并且第三控制信号gi可以施加到第四晶体管t4的第四栅电极g4。第四晶体管t4可以通过第三控制信号gi导通,使得其用作使初始化电压vint施加到第一晶体管t1的第二电极s1的通道。
92.电源电压elvdd可以施加到第五晶体管t5的第一电极d5,并且第五晶体管t5的第二电极s5可以连接到第一晶体管t1的第一电极d1。发射控制信号em可以施加到第五晶体管t5的第五栅电极g5。第五晶体管t5可以通过发射控制信号em导通,使得其用作使电源电压elvdd施加到第一晶体管t1的第一电极d1的通道。
93.第一晶体管t1可以是驱动晶体管,第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4和第五晶体管t5中的每个的第一电极可以是漏电极,并且第二电极可以是源电极。然而,应当理解的是,公开不限于此。例如,在第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4和第五晶体管t5中的每个的第一电极是漏电极的情况下,其第二电极可以是源电极,反之亦然。尽管在附图中根据单晶体管描绘了晶体管中的每个,但可以将晶体管中的每个实现为双晶体管。
94.尽管第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4和第五晶体管t5中的每个在图4中被实现为n型mosfet,但公开不限于此。第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4和第五晶体管t5中的每个可以被实现为p型mosfet。
95.第一晶体管t1的漏极-源极电流(以下称为“驱动电流”)根据施加到栅电极的数据电压data而被控制。
96.发光元件170随着驱动电流流过其中而发射光。从发光元件170发射的光的量可以与驱动电流成比例。
97.发光元件170可以是包括阳极电极、阴极电极和设置在阳极电极与阴极电极之间的有机发射层172的有机发光二极管。例如,发光元件170可以是包括阳极电极、阴极电极和
设置在阳极电极与阴极电极之间的无机半导体的无机发光元件。例如,发光元件170可以是包括阳极电极、阴极电极和设置在阳极电极与阴极电极之间的量子点发射层的量子点发光元件。例如,发光元件170可以是微型发光二极管。
98.发光元件170的阳极电极可以连接到第四晶体管t4的第一电极d4和第一晶体管t1的第二电极s1,并且接地电压elvss可以施加到阴极电极。
99.存储电容器cst的第一电极连接到第一晶体管t1的1-1栅电极g1-1,并且其第二电极连接到第一晶体管t1的1-2栅电极g1-2。存储电容器cst可以存储由第二晶体管t2传输的数据电压data,但公开不限于此。
100.电源电压elvdd可以施加到保持电容器chold的第一电极,并且保持电容器chold的第二电极可以连接到第一晶体管t1的1-2栅电极g1-2。保持电容器chold可以防止电源电压elvdd与第一晶体管t1的1-2栅电极g1-2之间的电压差的突然变化。
101.图5是示出根据实施例的子像素的示意性平面图。图6是仅示出图5的示意性平面图中的光阻挡层的示意性平面图。图7是示出图5的示意性平面图中的光阻挡层、半导体层和栅极层的示意性平面图。图8是示出图5的示意性平面图中的光阻挡层、半导体层、栅极层和1-2栅极层的示意性平面图。
102.图9是示出图5的示意性平面图中的光阻挡层、半导体层、栅极层、1-2栅极层和数据金属层的示意性平面图。
103.参照图5至图9,子像素sp可以包括第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4和第五晶体管t5。
104.第一晶体管t1可以包括第一有源层act1、第一晶体管t1的第一电极d1、第一晶体管t1的第二电极s1、1-1栅电极g1-1和1-2栅电极g1-2。第一晶体管t1的第一有源层act1、第一晶体管t1的第一电极d1和第一晶体管t1的第二电极s1可以形成在同一平面,并且第一有源层act1可以与1-1栅电极g1-1叠置。1-2栅电极g1-2可以设置在1-1栅电极g1-1上。1-1栅电极g1-1可以与第一有源层act1叠置,并且第一晶体管t1的第一电极d1可以连接到第五晶体管t5的第二电极s5。第一晶体管t1的第二电极s1可以连接到第四晶体管t4的第一电极d4,并且可以通过第九接触孔h9连接到阳极连接电极ande(见图10)。
105.第二晶体管t2可以包括第二有源层act2、第二晶体管t2的第一电极d2、第二晶体管t2的第二电极s2和第二栅电极g2。第二晶体管t2的第二有源层act2、第二晶体管t2的第一电极d2和第二晶体管t2的第二电极s2可以形成在同一平面,并且第二有源层act2可以与第二栅电极g2叠置。第二栅电极g2可以与第二有源层act2叠置,并且第二晶体管t2的第一电极d2可以通过第四接触孔h4连接到数据线dl。第二晶体管t2的第二电极s2可以连接到第三晶体管t3的第一电极d3,并且可以通过第五接触孔h5连接到连接电极vie(见图10)。
106.第三晶体管t3可以包括第三有源层act3、第三晶体管t3的第一电极d3、第三晶体管t3的第二电极s3和第三栅电极g3。第三晶体管t3的第三有源层act3、第三晶体管t3的第一电极d3和第三晶体管t3的第二电极s3可以形成在同一平面,并且第三有源层act3可以与第三栅电极g3叠置。第三栅电极g3的第三栅电极g3可以与第三有源层act3叠置,并且第三晶体管t3的第一电极d3可以连接到第二晶体管t2的第二电极s2,并且可以通过第五接触孔h5连接到连接电极vie。第三晶体管t3的第二电极s3可以通过第二接触孔h2连接到连接电极vie。
107.第四晶体管t4可以包括第四有源层act4、第四晶体管t4的第一电极d4、第四晶体管t4的第二电极s4和第四栅电极g4。第四晶体管t4的第四有源层act4、第四晶体管t4的第一电极d4和第四晶体管t4的第二电极s4可以形成在同一平面,并且第四有源层act4可以与第四栅电极g4叠置。第四栅电极g4可以与第四有源层act4叠置,并且第四晶体管t4的第一电极d4可以连接到第一晶体管t1的第二电极s1,并且可以通过第九接触孔h9连接到阳极连接电极ande。第四晶体管t4的第二电极s4可以通过第十七接触孔h17连接到连接电极vie。
108.第五晶体管t5可以包括第五有源层act5、第五晶体管t5的第一电极d5、第五晶体管t5的第二电极s5和第五栅电极g5。第五晶体管t5的第五有源层act5、第五晶体管t5的第一电极d5和第五晶体管t5的第二电极s5可以形成在同一平面,并且第五有源层act5可以与第五栅电极g5叠置。第五栅电极g5可以与第五有源层act5叠置,并且第五晶体管t5的第一电极d5可以通过第十四接触孔h14连接到连接电极vie。第五晶体管t5的第二电极s5可以连接到第一晶体管t1的第一电极d1。
109.第一接触孔h1可以将其上的连接电极vie与其下方的参考电压线vrefl连接。第二接触孔h2可以将其上的连接电极vie与其下方的第三晶体管t3的第二电极s3连接。第三接触孔h3可以将其上的第一控制信号线grl与其下方的第三光阻挡层bml3连接。第四接触孔h4可以将其上的数据线dl与其下方的第二晶体管t2的第一电极d2连接。第五接触孔h5可以将其上的连接电极vie与其下方的第二晶体管t2的第二电极s2和第三晶体管t3的第一电极d3连接。第六接触孔h6可以将其上的第二控制信号线gwl与其下方的第二光阻挡层bml2连接。第七接触孔h7可以将其上的连接电极vie与其下方的第一晶体管t1的1-1栅电极g1-1连接。第八接触孔h8可以将其上的连接电极vie与其下方的第一光阻挡层bml1连接。第九接触孔h9可以将其上的阳极连接电极ande与其下方的第一晶体管t1的第二电极s1和第四晶体管t4的第一电极d4连接。第十接触孔h10可以将其上的连接电极vie与其下方的第一晶体管t1的1-1栅电极g1-1连接。第十一接触孔h11可以将其上的发射控制信号线el与其下方的第五光阻挡层bml5连接。第十二接触孔h12可以将其上的水平电源电压线helvddl与其下方的竖直电源电压线velvddl连接。第十三接触孔h13可以将其上的连接电极vie与水平电源电压线helvddl连接。第十四接触孔h14可以将其上的连接电极vie与其下方的第五晶体管t5的第一电极d5连接。第十五接触孔h15可以将其上的第三控制信号线gil与其下方的第四光阻挡层bml4连接。第十六接触孔h16可以将其上的连接电极vie与其下方的初始化电压线vintl连接。第十七接触孔h17可以将其上的连接电极vie与其下方的第四晶体管t4的第二电极s4连接。在第二晶体管t2导通的情况下,数据电压data可以施加到1-1栅电极g1-1,并且与施加到1-1栅电极g1-1的电压相同的电压可以通过第八接触孔h8、第十接触孔h10和连接电极vie施加到第一光阻挡层bml1。第二控制信号gw可以施加到第二栅电极g2,并且第二控制信号gw也可以施加到第二光阻挡层bml2。第一控制信号gr可以施加到第三栅电极g3,并且第一控制信号gr也可以施加到第三光阻挡层bml3。第三控制信号gi可以施加到第四栅电极g4,并且第三控制信号gi也可以施加到第四光阻挡层bml4。发射控制信号em可以施加到第五栅电极g5,并且发射控制信号em也可以施加到第五光阻挡层bml5。例如,通过将与施加到栅电极的电压相同的电压施加到每个光阻挡层,第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4和第五晶体管t5中的每个实施为双栅极晶体管,其中,栅电极设置在有源层上方和下方。换句话说,设置在每个晶体管上方或下方的光阻挡层不仅可以用作光
阻挡层,而且可以用作栅电极。尽管在前面的描述中第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4和第五晶体管t5被实现为双栅极晶体管,但公开不限于此。第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4和第五晶体管t5中的每个的第一电极、有源层和第二电极可以包括氧化物半导体。氧化物半导体可以包括以下中的至少一种:诸如氧化铟(in)、氧化锡(sn)和氧化锌(zn)的单金属氧化物;诸如in-zn氧化物、sn-zn氧化物、al-zn氧化物、zn-mg氧化物、sn-mg氧化物、in-mg氧化物和in-ga氧化物的二元金属氧化物;诸如in-ga-zn氧化物、in-al-zn氧化物、in-sn-zn氧化物、sn-ga-zn氧化物、al-ga-zn氧化物、sn-al-zn氧化物、in-hf-zn氧化物、in-la-zn氧化物、in-ce-zn氧化物、in-pr-zn氧化物、in-nd-zn氧化物、in-sm-zn氧化物、in-eu-zn氧化物、in-gd-zn氧化物、in-tb-zn氧化物、in-dy-zn氧化物、in-ho-zn氧化物、in-er-zn氧化物、in-tm-zn氧化物、in-yb-zn氧化物和in-lu-zn氧化物的三元金属氧化物;以及诸如in-sn-ga-zn氧化物、in-hf-ga-zn氧化物、in-al-ga-zn氧化物、in-sn-al-zn氧化物、in-sn-hf-zn氧化物和in-hf-al-zn氧化物的四元金属氧化物。例如,氧化物半导体可以包括上述in-ga-zn氧化物之中的氧化铟镓锌(igzo)。图10是沿着图5的线i-i'截取的示意性剖视图。参照图10,薄膜晶体管层tftl、发光元件层eml和封装层tfe可以顺序地形成在第一基底(或称为基底)sub上。
110.薄膜晶体管层tftl可以包括缓冲膜bf、半导体层sem、第一栅极绝缘体1000、1-1栅电极g1-1、第二栅极绝缘体2000、1-2栅电极g1-2、数据金属层dtl、保护膜150和平坦化膜160。半导体层sem可以包括第一电极d1、第一有源层act1和第二电极s1,其中,第一有源层act1可以在平面图中与第一光阻挡层bml1叠置(即,设置在第一栅极绝缘体1000与缓冲膜bf之间),并且第一电极d1和第二电极s1可以分别设置在第一有源层act1的两侧。发光元件层eml可以包括发光元件170和像素限定膜180。发光元件170可以包括第一发光电极171、第二发光电极173以及设置在第一发光电极171与第二发光电极173之间的有机发射层172。
111.保护构件bar可以形成在基底sub的一个表面上,第一光阻挡层bml1可以形成在保护构件bar的一个表面上。第一光阻挡层bml1可以与第一有源层act1的沟道区叠置。借助于第一光阻挡层bml1,能够防止从基底sub入射的光入射在第一有源层act1的沟道区上。以这种方式,能够防止由于光导致的泄漏电流,否则该泄漏电流可能流到第一有源层act1的沟道区。
112.根据实施例,第一光阻挡层bml1可以由钼(mo)、铝(al)、铬(cr)、金(au)、钛(ti)、镍(ni)、钕(nd)和铜(cu)中的一种或其合金的单层或多层构成。可以省略保护构件bar。
113.缓冲膜bf可以形成在光阻挡层和保护构件bar的一个表面上。缓冲膜bf可以保护薄膜晶体管和发光元件层eml的有机发射层172免受可能透过基底sub的湿气的影响。缓冲膜bf可以由彼此交替地堆叠的无机层形成。例如,缓冲膜bf可以由其中氮化硅层、氮氧化硅层、氧化硅层、氧化钛层和氧化铝层中的一者或更多个无机层可以彼此交替地堆叠的多层构成。可以省略缓冲膜bf。
114.半导体层sem可以形成在缓冲膜bf上。半导体层sem可以包括诸如多晶硅、单晶硅、低温多晶硅、非晶硅或氧化物半导体的第一材料。
115.第一栅极绝缘体1000可以形成在半导体层sem上,并覆盖第一有源层act1。第一栅极绝缘体1000和第二栅极绝缘体2000可以包括氧化硅(sio
x
)、氮化硅(sin
x
)、氮氧化硅(sio
x
ny)、氮化铝(aln)、氧化铝(al
x
oy)、氧化铪(hfo
x
)和氧化锆(zro
x
)中的一种。公开不限
于此,第一栅极绝缘体1000可以包括第二材料(例如,氧化硅(sio
x
)),第二栅极绝缘体2000可以包括与第二材料不同的第三材料(例如,选自由氮化硅(sin
x
)、氮氧化硅(sion)、氧化铝(al
x
oy)、氧化铪(hfo
x
)和氧化锆(zro
x
)组成的组中的一种)。在这种情况下,第三材料的介电常数可以大于第二材料的介电常数。第一栅极绝缘体1000的侧表面可以包括具有不同倾斜度的第一倾斜部分1001和第二倾斜部分1002(见图15)。稍后将参照图15和图16详细描述第一栅极绝缘体1000的形状。
116.1-1栅电极g1-1可以形成在第一栅极绝缘体1000上。1-1栅电极g1-1可以包括钼(mo)、铝(al)、铬(cr)、金(au)、钛(ti)、镍(ni)、钕(nd)和铜(cu)中的一种。例如,1-1栅电极g1-1可以由其合金制成的单层或多层构成。
117.第二栅极绝缘体2000可以形成在1-1栅电极g1-1上,并且可以覆盖第一栅极绝缘体1000(具体地,覆盖第一倾斜部分1001和第二倾斜部分1002)和1-1栅电极g1-1(具体地,覆盖第二表面(即,与1-1栅电极g1-1的面向第一栅极绝缘体1000的第一表面相对的表面)和侧表面)。第二栅极绝缘体2000可以包括高k材料。例如,第二栅极绝缘体2000可以包括氮化硅(sin
x
)、氮氧化硅(sion)、氧化铝(al
x
oy)、氧化铪(hfo
x
)和氧化锆(zro
x
)中的一种。第二栅极绝缘体2000可以包括无机膜。
118.1-2栅电极g1-2可以形成在第二栅极绝缘体2000上。1-1栅电极g1-1与1-2栅电极g1-2之间可以形成存储电容器cst。1-2栅电极g1-2可以包括钼(mo)、铝(al)、铬(cr)、金(au)、钛(ti)、镍(ni)、钕(nd)和铜(cu)中的一种。例如,第二栅电极g2可以由其合金制成的单层或多层构成。
119.层间介电膜142可以形成在1-2栅电极g1-2上。层间介电膜142可以包括氧化硅(sio
x
)、氮化硅(sin
x
)、氮氧化硅(sio
x
ny)、氮化铝(aln)、氧化铝(al
x
oy)、氧化铪(hfo
x
)和氧化锆(zro
x
)中的一种。层间介电膜142可以包括多个无机膜。
120.数据金属层dtl可以形成在层间介电膜142上。数据金属层dtl可以包括阳极连接电极ande和连接电极vie。数据金属层dtl可以由钼(mo)、铝(al)、铬(cr)、金(au)、钛(ti)、镍(ni)、钕(nd)和铜(cu)中的一种或其合金的单层或多层构成。
121.平坦化膜160可以形成在数据金属层dtl上,以在具有不同高度的元件之上提供平坦的表面。平坦化膜160可以由诸如丙烯酰树脂、环氧树脂、酚醛树脂、聚酰胺树脂和聚酰亚胺树脂的有机层形成。
122.还可以在数据金属层dtl与平坦化膜160之间进一步形成保护膜150。保护膜150可以由例如氧化硅(sio
x
)、氮化硅(sin
x
)、氮氧化硅(sio
x
ny)、氮化铝(aln)、氧化铝(al
x
oy)、氧化铪(hfo
x
)和氧化锆(zro
x
)中的一种形成。
123.如图10中所示,第七接触孔h7可以穿透第二栅极绝缘体2000、1-2栅电极g1-2和层间介电膜142以暴露1-1栅电极g1-1。第一晶体管t1的1-1栅电极g1-1可以通过第七接触孔h7连接到连接电极vie。
124.第九接触孔h9可以穿透第二栅极绝缘体2000和层间介电膜142以暴露第一晶体管t1的第二电极s1。第一晶体管t1的第二电极s1可以通过第九接触孔h9连接到阳极连接电极ande。
125.阳极接触孔and_h可以穿透保护膜150和平坦化膜160以暴露阳极连接电极ande。
126.在光从有机发射层172朝向第二发光电极173离开的顶部发射有机发光二极管中,
第一发光电极171可以由具有高反射率的金属材料(诸如铝和钛的堆叠结构(ti/al/ti)、铝和ito的堆叠结构(ito/al/ito)、apc合金以及apc合金和ito的堆叠结构(ito/apc/ito))制成。apc合金是银(ag)、钯(pd)和铜(cu)的合金。
127.像素限定膜180可以形成在平坦化膜160上以分隔第一发光电极171,以便限定子像素sp中的每个的发射区域。像素限定膜180可以形成为覆盖第一发光电极171的边缘。像素限定膜180可以由诸如丙烯酰树脂、环氧树脂、酚醛树脂、聚酰胺树脂和聚酰亚胺树脂的有机层形成。
128.在子像素sp中的每个的发射区域中,第一发光电极171、有机发射层172和第二发光电极173可以顺序地彼此堆叠,使得来自第一发光电极171的空穴和来自第二发光电极173的电子在有机发射层172中彼此复合以发射光。
129.有机发射层172形成在第一发光电极171和像素限定膜180上。有机发射层172可以包括有机材料并且发射特定颜色的光。例如,有机发射层172可以包括空穴传输层、有机材料层和电子传输层。
130.第二发光电极173形成在有机发射层172上。第二发光电极173可以形成为覆盖有机发射层172。第二发光电极173可以是遍及子像素sp形成的公共层。盖层可以形成在第二发光电极173上。
131.在顶部发射有机发光二极管中,第二发光电极173可以由可以透射光的透明导电材料(tcp)(诸如ito和izo)形成,或者由半透射导电材料(诸如镁(mg)、银(ag)以及镁(mg)和银(ag)的合金)形成。在第二发光电极173由半透射导电材料形成的情况下,可以通过使用微腔来提高光提取效率。
132.封装层tfe可以形成在发光元件层eml上。封装层tfe可以包括至少一个无机膜,以防止氧或湿气渗透到发光元件层eml中。封装层tfe可以包括至少一个有机膜,以保护发光元件层eml免受诸如灰尘的颗粒的影响。
133.例如,第二基底可以设置在发光元件层eml上而不是封装层tfe上,使得发光元件层eml与第二基底之间的空间可以是空的或填充有填料膜。填料膜可以是环氧树脂填料膜或硅填料膜。
134.图11是沿着图5的线ii-ii'截取的示意性剖视图。图12是沿着图5的线iii-iii'截取的示意性剖视图。图13是沿着图5的线iv-iv'截取的示意性剖视图。图14是沿着图5的线v-v'截取的示意性剖视图。
135.参照图11,薄膜晶体管层tftl、发光元件层eml和封装层tfe可以顺序地形成在第一基底sub上。
136.薄膜晶体管层tftl可以包括缓冲膜bf、半导体层sem、第一栅极绝缘体1000、第二栅电极g2、第二栅极绝缘体2000、保护膜150和平坦化膜160。半导体层sem可以包括第一电极d2、第二有源层act2和第二电极s2,其中,第二有源层act2可以在平面图中与第二光阻挡层bml2叠置(即,设置在第一栅极绝缘体1000与缓冲膜bf之间),并且第一电极d2和第二电极s2可以分别设置在第二有源层act2的两侧。
137.保护构件bar可以形成在基底sub的一个表面上,第二光阻挡层bml2可以形成在保护构件bar的一个表面上。第二光阻挡层bml2可以与第二有源层act2的沟道区叠置。借助于第二光阻挡层bml2,能够防止从基底sub入射的光入射在第二有源层act2的沟道区上。以这
种方式,能够防止由于光导致的泄漏电流,否则该泄漏电流可能流到第二有源层act2的沟道区。
138.根据实施例,第二光阻挡层bml2可以由钼(mo)、铝(al)、铬(cr)、金(au)、钛(ti)、镍(ni)、钕(nd)和铜(cu)中的一种或其合金的单层或多层构成。可以省略保护构件bar。
139.缓冲膜bf可以形成在光阻挡层和保护构件bar的一个表面上。缓冲膜bf可以保护薄膜晶体管和发光元件层eml的有机发射层172免受可能透过基底sub的湿气的影响。缓冲膜bf可以由彼此交替地堆叠的无机层形成。例如,缓冲膜bf可以由其中氮化硅层、氮氧化硅层、氧化硅层、氧化钛层和氧化铝层中的一者或更多个无机层可以彼此交替地堆叠的多层构成。可以省略缓冲膜bf。
140.半导体层sem可以形成在缓冲膜bf上。半导体层sem可以包括多晶硅、单晶硅、低温多晶硅、非晶硅或氧化物半导体。
141.第一栅极绝缘体1000可以形成在半导体层sem上。第一栅极绝缘体1000和第二栅极绝缘体2000可以包括氧化硅(sio
x
)、氮化硅(sin
x
)、氮氧化硅(sio
x
ny)、氮化铝(aln)、氧化铝(al
x
oy)、氧化铪(hfo
x
)和氧化锆(zro
x
)中的一种。第一栅极绝缘体1000的侧表面可以包括具有不同倾斜度的第一倾斜部分1001和第二倾斜部分1002。稍后将参照图15和图16详细地描述第一栅极绝缘体1000的形状。
142.第二栅电极g2可以形成在第一栅极绝缘体1000上。第二栅电极g2可以包括钼(mo)、铝(al)、铬(cr)、金(au)、钛(ti)、镍(ni)、钕(nd)和铜(cu)中的一种。例如,第二栅电极g2可以由其合金制成的单层或多层构成。
143.第二栅极绝缘体2000可以形成在第二栅电极g2上,并且可以覆盖第一倾斜部分1001、第二倾斜部分1002以及第二栅电极g2的第二表面(即,与第二栅电极g2的面向第一栅极绝缘体1000的第一表面相对的表面)和侧表面。第二栅极绝缘体2000可以包括高k材料。例如,第二栅极绝缘体2000可以包括氮化硅(sin
x
)、氮氧化硅(sion)、氧化铝(al
x
oy)、氧化铪(hfo
x
)和氧化锆(zro
x
)中的一种。第二栅极绝缘体2000可以包括无机膜。
144.层间介电膜142可以形成在第二栅极绝缘体2000上。层间介电膜142可以包括氧化硅(sio
x
)、氮化硅(sin
x
)、氮氧化硅(sio
x
ny)、氮化铝(aln)、氧化铝(al
x
oy)、氧化铪(hfo
x
)和氧化锆(zro
x
)中的一种。层间介电膜142可以包括多个无机膜。
145.平坦化膜160可以形成在层间介电膜142上,以在具有不同高度的元件之上提供平坦的表面。平坦化膜160可以由诸如丙烯酰树脂、环氧树脂、酚醛树脂、聚酰胺树脂和聚酰亚胺树脂的有机层形成。
146.还可以在层间介电膜142与平坦化膜160之间进一步形成保护膜150。保护膜150可以由例如氧化硅(sio
x
)、氮化硅(sin
x
)、氮氧化硅(sio
x
ny)、氮化铝(aln)、氧化铝(al
x
oy)、氧化铪(hfo
x
)和氧化锆(zro
x
)中的一种形成。
147.在光从有机发射层172朝向第二发光电极173离开的顶部发射有机发光二极管中,第一发光电极171可以由具有高反射率的金属材料(诸如铝和钛的堆叠结构(ti/al/ti)、铝和ito的堆叠结构(ito/al/ito)、apc合金以及apc合金和ito的堆叠结构(ito/apc/ito))制成。apc合金是银(ag)、钯(pd)和铜(cu)的合金。
148.像素限定膜180可以形成在平坦化膜160上以分隔第一发光电极171,以便限定子像素sp中的每个的发射区域。像素限定膜180可以形成为覆盖第一发光电极171的边缘。像
素限定膜180可以由诸如丙烯酰树脂、环氧树脂、酚醛树脂、聚酰胺树脂和聚酰亚胺树脂的有机层形成。
149.在子像素sp中的每个的发射区域中,第一发光电极171、有机发射层172和第二发光电极173可以顺序地彼此堆叠,使得来自第一发光电极171的空穴和来自第二发光电极173的电子在有机发射层172中彼此复合以发射光。
150.有机发射层172形成在第一发光电极171和像素限定膜180上。有机发射层172可以包括有机材料并且发射特定颜色的光。例如,有机发射层172可以包括空穴传输层、有机材料层和电子传输层。
151.第二发光电极173形成在有机发射层172上。第二发光电极173可以形成为覆盖有机发射层172。第二发光电极173可以是遍及子像素sp形成的公共层。盖层可以形成在第二发光电极173上。
152.在顶部发射有机发光二极管中,第二发光电极173可以由可以透射光的透明导电材料(tcp)(诸如ito和izo)形成,或者由半透射导电材料(诸如镁(mg)、银(ag)以及镁(mg)和银(ag)的合金)形成。在第二发光电极173由半透射导电材料形成的情况下,可以通过使用微腔来提高光提取效率。
153.封装层tfe可以形成在发光元件层eml上。封装层tfe可以包括至少一个无机膜,以防止氧或湿气渗透到发光元件层eml中。封装层tfe可以包括至少一个有机膜,以保护发光元件层eml免受诸如灰尘的颗粒的影响。
154.例如,第二基底可以设置在发光元件层eml上而不是封装层tfe上,使得发光元件层eml与第二基底之间的空间可以是空的或填充有填料膜。填料膜可以是环氧树脂填料膜或硅填料膜。
155.应注意的是,上述第二晶体管t2和与其叠置的绝缘层可以与图12至图14中所示的第三晶体管t3至第五晶体管t5及与其叠置的绝缘层基本上相同。
156.图15是图10的区域a的放大图。
157.参照图15,第一栅极绝缘体1000可以具有两台阶锥形形状。举例来说,第一栅极绝缘体1000的侧表面可以包括具有第一倾斜度的第一倾斜部分1001和具有第二倾斜度的第二倾斜部分1002,其中,第一倾斜部分1001接触半导体层sem的第一表面(即,上表面),并且第二倾斜部分1002接触第一倾斜部分1001和1-1栅电极g1-1。由第一倾斜部分1001和半导体层sem的第一表面形成的角度定义为θ1(或称为“第一角度”),并且由第二倾斜部分1002和与半导体层sem的第一表面平行的平面形成的角度定义为θ2(或称为“第二角度”)。
158.角度θ1可以具有比角度θ2小的值。更举例来说,角度θ1可以具有大于约0
°
且小于约45
°
的值。如此,角度θ1等于或小于约45
°
,使得能够防止在蚀刻第一栅极绝缘体1000的工艺中半导体层sem的离子粒子溅射在第一栅极绝缘体1000的侧表面上并因此在半导体层sem与1-1栅电极g1-1之间形成短路的问题。换句话说,由于第一倾斜部分1001的角度足够小,即使在蚀刻第一栅极绝缘体1000的工艺期间半导体元件的离子粒子被溅射,它们也不与第一倾斜部分1001接触,而是仅与第二倾斜部分1002接触,因此第一倾斜部分1001的区域可以保持绝缘。举例来说,第一材料(即,在蚀刻第一栅极绝缘体1000的工艺中溅射在第一栅极绝缘体1000的侧表面上的半导体层sem的离子粒子)可以设置在第二倾斜部分1002与第二栅极绝缘体2000之间,并且第一材料可以至少部分地覆盖第二倾斜部分1002。另一
方面,第一材料未设置在第一倾斜部分1001上,并且第一倾斜部分1001可以与第二栅极绝缘体2000直接接触。第一材料可以是半导体层sem的离子粒子。例如,在半导体层sem由氧化铟镓锌(igzo)形成的情况下,第一材料可以是铟(in)。
159.从第一倾斜部分1001与第二倾斜部分1002之间的接触部分到半导体层sem的最短距离定义为h。距离h具有等于或大于约的值。由于距离h具有足够大的值,因此在半导体层sem的溅射在第二倾斜部分1002上的离子与半导体层sem之间可以存在足够的距离,从而尽管存在溅射有半导体层sem的离子的第二倾斜部分1002,但能够防止在1-1栅电极g1-1与半导体层sem之间发生电击穿。换句话说,可以实现半导体层sem与第二倾斜部分1002之间的足够距离,从而可以防止电流的泄漏。
160.第一栅极绝缘体1000的上表面与1-1栅电极g1-1的侧表面之间的角度定义为θ3(或称为“第三角度”),也就是说,在1-1栅电极g1-1可以包括面向第一栅极绝缘体1000的第一表面、与第一表面相对的第二表面和将第一表面和第二表面连接的侧表面的情况下,1-1栅电极g1-1的第一表面与侧表面之间的角度可以定义为θ3。角度θ3可以具有在约0
°
至约55
°
的范围内的值。例如,角度θ3可以为约40
°
,并且可以具有但不限于比角度θ1的值大的值。
161.如上所述,通过将第一栅极绝缘体1000的第一倾斜部分1001的角度θ1和1-1栅电极g1-1的侧表面的角度θ3设定为给定值或更小,能够减小由第一栅极绝缘体1000和1-1栅电极g1-1导致的尖锐的台阶高度。因此,可以降低堆叠在第一栅极绝缘体1000和1-1栅电极g1-1上的第二栅极绝缘体2000的台阶高度。换句话说,通过将角度θ1和θ3设定为给定值或更小,能够防止由于台阶高度而可能由第二栅极绝缘体2000导致的接缝。
162.根据实施例,能够确保第二栅极绝缘体2000的侧表面的足够的厚度,例如,从1-1栅电极g1-1的侧表面到1-2栅电极g1-2的足够的最短距离。更举例来说,第二栅极绝缘体2000的侧表面部分的厚度(例如,从1-1栅电极g1-1的侧表面到1-2栅电极g1-2的最短距离)定义为d01。第二栅极绝缘体2000的上表面部分的厚度(例如,从1-1栅电极g1-1的上表面(即,第二表面)到1-2栅电极g1-2的最短距离)定义为d02。在这种情况下,通过将d01除以d02获得的值可以为约0.8或更大。换句话说,厚度d01可以是厚度d02的80%或更多。例如,第二栅极绝缘体2000可以具有优异的台阶覆盖特性。
163.图16是图11的区域b的放大图。
164.参照图16,形成第二晶体管t2的第一栅极绝缘体1000、第二栅电极g2和第二栅极绝缘体2000也可以与上面参照图15描述的第一晶体管t1的形状具有基本上相同的形状。
165.第一栅极绝缘体1000可以具有两台阶锥形形状。举例来说,第一栅极绝缘体1000的侧表面可以包括具有第一倾斜度的第一倾斜部分1001和具有第二倾斜度的第二倾斜部分1002,其中,第一倾斜部分1001接触半导体层sem的第一表面(即,上表面),并且第二倾斜部分1002接触第一倾斜部分1001和第二栅电极g2。由第一倾斜部分1001和半导体层sem的第一表面形成的角度定义为θ1(或称为“第一角度”),并且由第二倾斜部分1002和与半导体层sem的第一表面平行的平面形成的角度定义为θ2(或称为“第二角度”)。
166.角度θ1可以具有比角度θ2小的值。更举例来说,角度θ1可以具有大于约0
°
且小于约45
°
的值。如此,角度θ1等于或小于约45
°
,使得能够防止在蚀刻第一栅极绝缘体1000的工艺中半导体层sem的离子粒子溅射在第一栅极绝缘体1000的侧表面上并因此在半导体层
sem与第二栅电极g2之间形成短路的问题。换句话说,由于第一倾斜部分1001的角度足够小,即使在蚀刻第一栅极绝缘体1000的工艺期间半导体元件的离子粒子被溅射,它们也不与第一倾斜部分1001接触,而是仅与第二倾斜部分1002接触,因此第一倾斜部分1001的区域可以保持绝缘。举例来说,第一材料(即,在蚀刻第一栅极绝缘体1000的工艺中溅射在第一栅极绝缘体1000的侧表面上的半导体层sem的离子粒子)可以设置在第二倾斜部分1002与第二栅极绝缘体2000之间,并且第一材料可以至少部分地覆盖第二倾斜部分1002。另一方面,第一材料未设置在第一倾斜部分1001上,并且第一倾斜部分1001可以与第二栅极绝缘体2000直接接触。第一材料可以是半导体层sem的离子粒子。例如,在半导体层sem由氧化铟镓锌(igzo)形成的情况下,第一材料可以是铟(in)。
167.从第一倾斜部分1001与第二倾斜部分1002之间的接触部分到半导体层sem的最短距离定义为h。距离h具有等于或大于约的值。由于距离h具有足够大的值,因此在半导体层sem的溅射在第二倾斜部分1002上的离子与半导体层sem之间可以存在足够的距离,从而尽管存在溅射有半导体层sem的离子的第二倾斜部分1002,但能够防止在第二栅电极g2与半导体层sem之间发生电击穿。换句话说,可以实现半导体层sem与第二倾斜部分1002之间的足够距离,从而可以防止电流的泄漏。
168.第一栅极绝缘体1000的上表面与第二栅电极g2的侧表面之间的角度定义为θ3(或称为“第三角度”),也就是说,在第二栅电极g2可以包括面向第一栅极绝缘体1000的第一表面、与第一表面相对的第二表面和将第一表面和第二表面连接的侧表面的情况下,第二栅电极g2的第一表面与侧表面之间的角度可以定义为θ3。角度θ3可以具有在约0
°
至约55
°
的范围内的值。例如,角度θ3可以为约40
°
,并且可以具有但不限于比角度θ1的值大的值。
169.如上所述,通过将第一栅极绝缘体1000的第一倾斜部分1001的角度θ1和第二栅电极g2的侧表面的角度θ3设定为给定值或更小,能够减小由第一栅极绝缘体1000和第二栅电极g2导致的尖锐的台阶高度。因此,可以降低堆叠在第一栅极绝缘体1000和第二栅电极g2上的第二栅极绝缘体2000的台阶高度。换句话说,通过将角度θ1和θ3设定为给定值或更小,能够防止由于台阶高度而可能由第二栅极绝缘体2000导致的接缝。
170.根据实施例,能够确保第二栅极绝缘体2000的侧表面的足够的厚度,例如,从第二栅电极g2的侧表面到层间介电膜142的足够的最短距离。更举例来说,第二栅极绝缘体2000的侧表面部分的厚度(例如,从第二栅电极g2的侧表面到层间介电膜142的最短距离)定义为d01。第二栅极绝缘体2000的上表面部分的厚度(例如,从第二栅电极g2的上表面到层间介电膜142的最短距离)定义为d02。在这种情况下,通过将d01除以d02获得的值可以为约0.8或更大。换句话说,厚度d01可以是厚度d02的80%或更多。例如,第二栅极绝缘体2000可以具有优异的台阶覆盖特性。
171.图17至图19是示意性地示出形成第一倾斜部分和第二倾斜部分和栅电极的侧表面形状的方法的工艺步骤的视图。
172.在下文中,尽管作为参考将描述第一晶体管t1,但第二晶体管t2至第五晶体管t5和与其接触的栅极绝缘体也可以以相同的方式形成。
173.参照图17至图19,在半导体层sem的一个表面上以平坦的形状层压第一栅极绝缘体1000,并且在第一栅极绝缘体1000的一个表面上形成1-1栅电极g1-1。
174.随后,如图18中所示,可以一起蚀刻第一栅极绝缘体1000和1-1栅电极g1-1。更举
例来说,可以在第一方向dr1上且在与第一方向dr1相反的方向上蚀刻1-1栅电极g1-1,并且可以在与第二方向dr2相反的方向上蚀刻第一栅极绝缘体1000。可以在与第二方向dr2相反的方向上朝向1-1栅电极g1-1的侧表面较少地蚀刻第一栅极绝缘体1000的上表面。在该步骤中,从1-1栅电极g1-1的下表面到与第一栅极绝缘体1000的平坦上表面平行的平面的最短距离定义为h1。距离h1可以与上面在图15和图16中描述的值h具有基本上相同的值,但公开不限于此。例如,在第一栅极绝缘体1000的上表面的未被1-1栅电极g1-1覆盖的部分在与第二方向dr2相反的方向上被蚀刻相同厚度的情况下,值h1可以基本上等于值h。另一方面,在由于蚀刻方向和第一栅极绝缘体1000的蚀刻表面的角度之间的差异而蚀刻不同厚度的情况下,与蚀刻方向垂直的部分和与蚀刻方向不垂直的另一部分之间的蚀刻量可能存在差异。值h1可以与值h不同。
175.通过该步骤中的蚀刻,1-1栅电极g1-1的侧表面与上面参照图15所述的1-1栅电极g1-1的侧表面具有相同的倾斜度,并且第一栅极绝缘体1000具有作为第一倾斜部分1001的基础的形状。
176.随后,如图19中所示,可以在与第二方向dr2相反的方向上仅蚀刻第一栅极绝缘体1000,而不蚀刻1-1栅电极g1-1。在该步骤之后,半导体层sem的上表面暴露于外部,并且第一栅极绝缘体1000的侧表面可以具有包括如上所述的第一倾斜部分1001和第二倾斜部分1002的两台阶锥形形状。
177.1-1栅电极g1-1的下表面可以与第一栅极绝缘体1000的上表面对准,其中,1-1栅电极g1-1覆盖第一栅极绝缘体1000。更举例来说,如图18和图19中所示,在蚀刻第一栅极绝缘体1000的工艺期间,在1-1栅电极g1-1覆盖第一栅极绝缘体1000的区域中,由于1-1栅电极g1-1,第一栅极绝缘体1000不被蚀刻,使得1-1栅电极g1-1的下表面和第一栅极绝缘体1000的上表面可以彼此对准。
178.在总结详细描述时,本领域技术人员将理解的是,在基本上不脱离公开的原理的情况下,可以对实施例进行许多变化和修改。因此,所公开的实施例仅在一般性和描述性意义上使用,而不是出于限制的目的。
当前第1页1  
相关技术
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
网站地图