用于锁相环的低电源电压振荡器电路-尊龙凯时官方app下载

文档序号:36401297发布日期:2023-12-16 04:18阅读:5来源:国知局


1.本公开涉及集成电路

射频电路技术领域,尤其涉及一种用于锁相环的低电源电压振荡器电路



背景技术:

2.随着无线数据业务需求的快速增长,
5g

wi-fi 7
等具有高速率

低延迟

大带宽特性的新一代无线通信标准被相继提出

为了在有限的频谱资源中实现这些特性,新一代无线通信采用了高阶正交幅度调制技术,要求射频时钟具有极低的相位噪声和杂散,以避免恶化调制精度

3.在现代通信系统中,通常采用锁相环作为射频时钟信号的产生电路,因此降低锁相环的相位噪声和杂散具有重要意义

如图1所示,经典的锁相环电路包括鉴频鉴相器
101、
电荷泵
102、
低通滤波器
103、
压控振荡器
104、
分频器
105
等模块

其中,压控振荡器
104
是锁相环的一个核心模块,主要功能是产生周期性输出信号,其输出频率受低通滤波器
103
输出电压
vctrl
控制

4.为了获得更好的相位噪声,通常采用差分
colpitts
结构的振荡器,其电路结构如图2所示,晶体管
mn3、mn4
通过交叉耦合的方式引入正反馈,增大了整体的小信号增益,在保证低相噪的前提下,降低了起振功耗

然而,将该结构应用于锁相环中时,为了获得良好的调谐线性度以及调谐范围,变容管应该工作在锁相环电源电压的一半处,在低功耗锁相环的应用中,工作电压通常在
1v
左右,而传统的跨导增强差分
colpitts
振荡器无法适应低电源电压的要求



技术实现要素:

5.基于上述问题,本公开提供了一种用于锁相环的低电源电压振荡器电路,以缓解现有技术中的上述技术问题

能够在保证低相噪且不压缩振荡器调谐范围的前提下,降低了电源电压,从而降低了振荡器的功耗,提高了振荡器的品质因数

6.(

)
技术方案
7.本公开提供一种用于锁相环的低电源电压振荡器电路,包括:主振荡器核心电路
301
,用于产生振荡正弦波信号,主振荡器核心电路
301
包括第二
pmos
晶体管
mp2
和跨导增强差分
colpitts
电路
303
;偏置电路
302
,用于为主振荡器核心电路
301
提供尾电流源偏置电压,偏置电路
302
包括电流支路
304、
负反馈电路
305、
以及运算放大器
op1
;跨导增强差分
colpitts
电路
303
与第二
pmos
晶体管
mp2
的漏极相连的连接处设置有第一节点
n1
;运算放大器
op1
的正向输入端连接至第一节点
n1
,运算放大器
op1
的反向输入端与电流支路
304
相连处设置有第二节点
n2
,偏置电路
302
通过运算放大器
op1
进行钳位,使第一节点
n1
和第二节点
n2
电位相等;负反馈电路
305
包括第三
pmos
晶体管
mp3
,与运算放大器
op1、
第二
pmos
晶体管
mp2
共同作用形成负反馈回路,确保电路稳定性

8.根据本公开实施例,跨导增强差分
colpitts
电路
303
包括第一
nmos
晶体管
mn1、


nmos
晶体管
mn2、
第三
nmos
晶体管
mn3、
第四
nmos
晶体管
mn4、
电感
l1、
第一电容
c1、
第二电容
c2、
第三可变电容
c3、
第四可变电容
c4、
第五电容
c5、
第六电容
c6
;第二
pmos
晶体管
mp2、
第一
nmos
晶体管
mn1
和第三
nmos
晶体管
mn3
依次串接于电源端
vdd
与接地端
gnd
之间;第一电容
c1
一端与第一
nmos
晶体管
mn1
栅极相连,另一端连接至第一
nmos
晶体管
mn1
和第三
nmos
晶体管
mn3
的连接点处,第二电容
c2
串接于第一
nmos
晶体管
mn1
源极与接地端
gnd
之间;第二
pmos
晶体管
mp2、
第二
nmos
晶体管
mn2
和第四
nmos
晶体管
mn4
也依次串接于电源端
vdd
与接地端
gnd
之间,第五电容
c5
一端与第二
nmos
晶体管
mn2
栅极相连,另一端连接至第二
nmos
晶体管
mn2
和第四
nmos
晶体管
mn4
的连接点处,第六电容
c6
串接于第二
nmos
晶体管
mn2
源极与接地端
gnd
之间

9.根据本公开实施例,第一
nmos
晶体管
mn1
与第二
nmos
晶体管
mn2
尺寸相同,第三
nmos
晶体管
mn3
与第四
nmos
晶体管
mn4
尺寸相同,第一电容
c1
与第五电容
c5
的电容值相等,第二电容
c2
与第六电容
c6
的电容值相等,第三可变电容
c3
与第四可变电容
c4
的电容值相等

10.根据本公开实施例,电感
l1、
第三可变电容
c3、
第四可变电容
c4
构成谐振腔,其中:电感
l1
串接于第一
nmos
晶体管
mn1
栅极与第二
nmos
晶体管
mn2
栅极之间,电感
l1
的中心抽头连接至电源端
vdd
,第三可变电容
c3
和第四可变电容
c4
依次串接于第一
nmos
晶体管
mn1
栅极与第二
nmos
晶体管
mn2
栅极之间

11.根据本公开实施例,其特征在于,电流支路
304
包括第一
pmos
晶体管
mp1
和电流源
i1
,其中:第一
pmos
晶体管
mp1
和电流源
i1
依次串接于电源端
vdd
和接地端
gnd
之间,第一
pmos
晶体管
mp1
栅极与第二
pmos
晶体管
mp2
栅极相连

12.根据本公开实施例,主振荡器核心电路
301
的第二
pmos
晶体管
mp2
的尺寸数倍于电流支路
304
的第一
pmos
晶体管
mp1
的尺寸

13.根据本公开实施例,负反馈电路
305
包括第三
pmos
晶体管
mp3
,其中:第三
pmos
晶体管
mp3
串接于电源端
vdd
与电流支路
304
的第一
pmos
晶体管
mp1
漏极之间,第三
pmos
晶体管
mp3
栅极连接至第一节点
n1


14.根据本公开实施例,运算放大器
op1
的输出端与电流支路
304
的第一
pmos
晶体管
mp1
栅极相连

15.根据本公开实施例,第三可变电容
c3
与第四可变电容
c4
连接处由低通滤波器产生的控制电压
vctrl
信号来驱动;振荡器电路的差分第一输出节点
vout1
和第二输出节点
vout2
分别设置于谐振腔的两端

16.(

)
有益效果
17.从上述技术方案可以看出,本公开用于锁相环的低电源电压振荡器电路至少具有以下有益效果其中之一或其中一部分:
18.(1)
在保证低相噪且不压缩振荡器调谐范围的前提下,降低电源电压,从而降低振荡器的功耗,提高了振荡器的品质因数

19.(2)
采用
pmos
尾电流源,降低电路对电源电压的要求,同时利用运算放大器的高增益以及低输入失调电压的特性,保证电流的精确复制,减小
n1
节点的电压波动,从而减小电流晶体管由
am

fm
的噪声

20.(3)
增加负反馈电路,通过增加晶体管
mp3
使得电路工作在负反馈的同时消除兼并
点,保证电路稳定工作

附图说明
21.图1示意性示出了现有技术的经典锁相环结构图;
22.图2示意性示出了现有技术的跨导增强差分
colpitts
电路的结构图;
23.图3示意性示出了根据本公开实施例的一种用于锁相环的低电源电压振荡器电路的结构图

24.【
附图中本公开实施例主要元件符号说明

25.101-鉴频鉴相器;
26.102-电荷泵;
27.103-低通滤波器;
28.104-压控振荡器;
29.105-分频器;
30.301-主振荡器核心电路;
31.302-偏置电路;
32.303-跨导增强差分
colpitts
电路;
33.304-电流支路;
34.305-负反馈电路;
35.i1-电流源;
36.op1-运算放大器;
37.mp1-第一
pmos
晶体管;
38.mp2-第二
pmos
晶体管;
39.mp3-第三
pmos
晶体管;
40.mn1-第一
nmos
晶体管;
41.mn2-第二
nmos
晶体管;
42.mn3-第三
nmos
晶体管;
43.mn4-第四
nmos
晶体管;
44.l1-电感;
45.c1-第一电容;
46.c2-第二电容;
47.c3-第三可变电容;
48.c4-第四可变电容;
49.c5-第五电容;
50.c6-第六电容;
51.n1-第一节点;
52.n2-第二节点;
53.vdd-电源端;
54.gnd-接地端;
55.vctrl-控制电压输入节点;
56.vout1-第一输出节点;
57.vout2-第二输出节点

具体实施方式
58.本公开提供了一种用于锁相环的低电源电压振荡器电路,本公开实施例通过跨导增强差分
colpitts
电路结构作为核心电路,采用
pmos
尾电流源满足低电源电压要求,通过运算放大器保证第一节点和第二节点的电压一致性,从而实现电流的精准复制,此外通过加入晶体管引入负反馈,使电路稳定工作

59.图1示意性示出了现有技术的经典锁相环结构图

如图1所示,现有的经典锁相环包括鉴频鉴相器
101、
电荷泵
102、
低通滤波器
103、
压控振荡器
104、
分频器
105
等模块

其中,鉴频鉴相器
101
通过比较参考时钟信号fref
与压控振荡器
104
经过分频器
105
分频后的反馈信号fdiv
,产生用于控制电荷泵
102
的开关信号
up

dw。
电荷泵
102
将开关信号转化成电流脉冲注入低通滤波器
103
中,产生用于控制压控振荡器
104
输出频率的控制电压
vctrl
,通过环路反馈不断调整控制电压
vctrl
,从而精准产生所需频率的时钟信号

本公开的主要目的是优化压控振荡器
104
的具体电路结构

60.图2示意性示出了现有技术的跨导增强差分
colpitts
电路的结构图

如图2所示,电感
l1
和可变电容
c3、c4
构成谐振电路,有源晶体管
mn1、mn2、mn3

mn4
提供负电阻以抵消谐振电路的损耗

其中,晶体管
mn3、mn4
通过交叉耦合的方式引入正反馈,增大了整体的小信号增益,从而增加电路的负电导,降低了起振所需的功耗,此外该结构也可以实现更好的相位噪声

但对于锁相环中的压控振荡器而言,为了获得更好的调谐线性度以及调谐范围,变容管应工作在电荷泵工作电压的一半处

而在低功耗锁相环的应用中,工作电压通常在
1v
左右,因此将该结构应用于锁相环时,必须满足低电源电压的要求

61.有鉴于此,本公开实施例提供了一种用于锁相环的低电源电压振荡器电路,在保证低相噪且不压缩振荡器调谐范围的前提下,降低了电源电压,从而降低了振荡器的功耗,提高了振荡器的品质因数

62.为使本公开的目的

技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本公开进一步详细说明

63.在本公开实施例中,提供一种用于锁相环的低电源电压振荡器电路,如图3所示,用于锁相环的低电源电压振荡器电路包括:
64.主振荡器核心电路
301
,用于产生振荡正弦波信号,所述主振荡器核心电路
301
包括第二
pmos
晶体管
mp2
和跨导增强差分
colpitts
电路
303

65.偏置电路
302
,用于为主振荡器核心电路
301
提供尾电流源偏置电压,所述偏置电路
302
包括电流支路
304、
负反馈电路
305、
以及运算放大器
op1

66.所述跨导增强差分
colpitts
电路
303
与所述第二
pmos
晶体管
mp2
的漏极相连的连接处设置有第一节点
n1
;所述运算放大器
op1
的正向输入端连接至第一节点
n1
,运算放大器
op1
的反向输入端与电流支路
304
相连处设置有第二节点
n2
,所述偏置电路
302
通过所述运算放大器
op1
进行钳位,使所述第一节点
n1
和所述第二节点
n2
电位相等;
67.所述负反馈电路
305
包括第三
pmos
晶体管
mp3
,与所述运算放大器
op1、
第二
pmos
晶体管
mp2
共同作用形成负反馈回路,确保电路稳定性

68.根据本公开实施例,如图3所示,具体地,主振荡器核心电路
301
包括第二
pmos
晶体管
mp2、
第一
nmos
晶体管
mn1、
第二
nmos
晶体管
mn2、
第三
nmos
晶体管
mn3、
第四
nmos
晶体管
mn4、
电感
l1、
第一电容
c1、
第二电容
c2、
第三可变电容
c3、
第四可变电容
c4、
第五电容
c5、
第六电容
c6。
69.其中,第二
pmos
晶体管
mp2、
第一
nmos
晶体管
mn1
和第三
nmos
晶体管
mn3
依次串接于电源端
vdd
与接地端
gnd
之间,第一电容
c1
一端与第一
nmos
晶体管
mn1
栅极相连,另一端连接至第一
nmos
晶体管
mn1
和第三
nmos
晶体管
mn3
的连接点处,第二电容
c2
串接于第一
nmos
晶体管
mn1
源极与接地端
gnd
之间;
70.第二
pmos
晶体管
mp2、
第二
nmos
晶体管
mn2
和第四
nmos
晶体管
mn4
也依次串接于电源端
vdd
与接地端
gnd
之间,第五电容
c5
一端与第二
nmos
晶体管
mn2
栅极相连,另一端连接至第二
nmos
晶体管
mn2
和第四
nmos
晶体管
mn4
的连接点处,第六电容
c6
串接于第二
nmos
晶体管
mn2
源极与接地端
gnd
之间

71.进一步地,第一
nmos
晶体管
mn1
与第二
nmos
晶体管
mn2
尺寸相同,第三
nmos
晶体管
mn3
与第四
nmos
晶体管
mn4
尺寸相同,第一电容
c1
与第五电容
c5
的电容值相等,第二电容
c2
与第六电容
c6
的电容值相等,第三可变电容
c3
与第四可变电容
c4
的电容值相等

72.由此,在主振荡器核心电路
301
中,电感
l1
和第三可变电容
c3、
第四可变电容
c4
构成谐振腔,通过改变可变电容的容值进行选频

第一
nmos
晶体管
mn1、
第二
nmos
晶体管
mn2、
第三
nmos
晶体管
mn3、
第四
nmos
晶体管
mn4
作为有源网络,以补偿谐振腔的损耗

其中,第三
nmos
晶体管
mn3
和第四
nmos
晶体管
mn4
通过交叉耦合的方式引入正反馈,增大了整体的小信号增益,从而增加电路的负电导,降低了起振功耗

73.根据本公开实施例,继续如图3所示,偏置电路
302
包括运算放大器
op1
,并设置有第一节点
n1
和第二节点
n2
,通过运算放大器
op1
进行钳位,使第一节点
n1
和第二节点
n2
的电位相等

由此,偏置电路
302
采用运算放大器
op1
进行钳位,控制第一节点
n1
的电流精准复制第二节点
n2
的电流,同时减小
n1
节点的电压波动,减小电流晶体管由
am

fm
的噪声

74.进一步地,增加第三
pmos
晶体管
mp3
,使得第二
pmos
晶体管
mp2、
第三
pmos
晶体管
mp3
和运算放大器
op1
形成负反馈回路,抵消第一
pmos
晶体管
mp1
和运算放大器
op1
构成的正反馈回路的作用

75.根据本公开实施例,在偏置电路
302
中加入运算放大器
op1
,对第一节点
n1
以及第二节点
n2
进行钳位,实现了电流的精准复制,同时减小
n1
节点的电压波动,减小电流晶体管由
am

fm
的噪声

增加第三
pmos
晶体管
mp3
,使电路工作在负反馈的同时消除了兼并点,从而使电路稳定工作

76.具体地,偏置电路
302
包括电流支路
304
和负反馈电路
305。
电流支路
304
包括第一
pmos
晶体管
mp1
和电流源
i1
,其中,第一
pmos
晶体管
mp1
和电流源
i1
依次串接于电源端
vdd
和接地端
gnd
之间,第一
pmos
晶体管
mp1
栅极与第二
pmos
晶体管
mp2
栅极相连

77.进一步地,主振荡器核心电路
301
的第二
pmos
晶体管
mp2
的尺寸数倍于电流支路
304
的第一
pmos
晶体管
mp1
的尺寸

78.负反馈电路
305
包括第三
pmos
晶体管
mp3
,其中,第三
pmos
晶体管
mp3
串接于电源端
vdd
与电流支路
304
的第一
pmos
晶体管
mp1
漏极之间,第三
pmos
晶体管
mp3
栅极连接至第一节点
n1


79.进一步地,运算放大器
op1
的正向输入端与第一节点
n1
相连,运算放大器
op1
的反向输入端与第二节点
n2
相连,运算放大器
(op1)
的输出端与电流支路
(304)
的第一
pmos
晶体管
(mp1)
栅极相连

80.根据本公开实施例,第三可变电容
c3
与第四可变电容
c4
连接处由低通滤波器产生的控制电压
vctrl
信号来驱动,环路通过改变控制电压
vctrl
改变可变电容的容值,从而对振荡器的频率进行调谐;振荡器电路的差分输出节点
(
第一输出节点
vout1
和第二输出节点
vout2)
分别设置于谐振腔的两端,输出信号是一对差分输出信号

81.基于上述公开内容,本公开实施例的一种用于锁相环的低电源电压振荡器电路的基本工作原理在于:
82.根据本公开实施例,电感
l1、
第三可变电容
c3
和第四可变电容
c4
组成谐振腔电路,第一
nmos
晶体管
mn1、
第二
nmos
晶体管
mn2、
第三
nmos
晶体管
mn3、
第四
nmos
晶体管
mn4
以及第一电容
c1、
第二电容
c2、
第五电容
c5、
第六电容
c6
组成有源网络,提供负电阻以补偿谐振腔的损耗

其中,第三
nmos
晶体管
mn3、
第四
nmos
晶体管
mn4
通过交叉耦合的方式引入正反馈,增大了整体的小信号增益,从而增加电路的负电导,降低功耗

此外,第二
pmos
晶体管
mp2
的尺寸数倍于电流支路
304
的第一
pmos
晶体管
mp1
的尺寸,使振荡器电流达到所需要的值

83.但对于锁相环中的压控振荡器而言,为了获得更好的调谐线性度和调谐范围,变容管应工作在锁相环工作电压的一半处,即此结构中的电源电压应为锁相环工作电压的一半

在低功耗锁相环的应用中,工作电压通常在
1v
左右,而传统的跨导增强差分
colpitts
振荡器无法适应低电源电压的要求

84.根据本公开实施例,采用第二
pmos
晶体管
mp2
作为尾电流源以满足低电源电压的要求,但会导致第一节点
n1
上下都是高阻节点,若采用传统的二极管连接电流源,电路将会因为缺少共模反馈导致第二
pmos
晶体管工作于线性区,电路无法正常工作

因此,加入运算放大器
op1
,来钳制第一节点
n1。
运算放大器
op1
会根据第一节点
n1
和第二节点
n2
的电压差,调节电流源栅极电压,使两节点电压一致,在使得电路正常工作的同时,也保证了电流的精准复制,减小第一节点
n1
的电压波动,从而减小电流晶体管由
am

fm
的噪声

85.但此时整个环路呈现正反馈,电路无法稳定

另外电路中存在兼并点,在电路启动初期,电流源
mp2
电流为0,此时运算放大器
op1
的输出为
vdd
,第一节点
n1
和第二节点
n2
的电压均为0,电路无法工作

86.根据本公开实施例,增加了第三
pmos
晶体管
mp3
,该晶体管与第二
pmos
晶体管
mp2、
运算放大器
op1
构成了负反馈回路,与第一
pmos
晶体管和运算放大器
op1
构成的正反馈环路作用相抵消,最终使电路工作在负反馈

从直观上分析,在电路启动初期,由于第一节点电压
n1
为0,使得第三
pmos
晶体管
mp3
导通,电源端
vdd
通过第三
pmos
晶体管
mp3
给第二节点
n2
充电,使得第二节点
n2
的电压大于第一节点
n1
的电压,作为电流源的第二
pmos
晶体管
mp2
栅极电压下降,此时第二
pmos
晶体管
mp2
开始工作,直至第一节点
n1
和第二节点
n2
的电压基本相等,此时第三
pmos
晶体管
mp3
近乎截至,从而消除了兼并点

因此,第三
pmos
晶体管
mp3
的加入使得电路工作在负反馈的同时消除了兼并点,使电路能够稳定工作

87.还需要说明的是,
cadence
仿真表明,在
0.6v
的工作电压条件下,在运算放大器
op1
输出处断开环路,在电路启动初期,环路增益达到了
62.7db
;当振荡电路稳定后,环路增益为-5.7db
,正反馈跟负反馈基本相等,环路呈现负反馈

此外,采用谐振器实现电感的功能,
输出频率为
5.28ghz
时相噪可达-143.523dbc/hz
,功耗为
1.41mw
,输出摆幅为
1.1v
,品质因数为-216.483db。
由此可以看出,本公开实施例可以在保证低相噪且不压缩振荡器调谐范围的前提下,降低电源电压,从而降低振荡器的功耗,提高了振荡器的品质因数,适合高性能的锁相环应用

88.综上所述,本公开实施例提供了一种用于锁相环的低电源电压振荡器电路,包括主振荡器核心电路
301
和偏置电路
302。
本公开实施例通过跨导增强差分
colpitts
电路结构作为核心电路,采用
pmos
尾电流源
mp2
满足低电源电压要求,通过运算放大器
op1
保证第一节点
n1
和第二节点
n2
的电压一致性,从而实现电流的精准复制,此外通过加入第三
pmos
晶体管
mp3
引入负反馈,使电路稳定工作

89.至此,已经结合附图对本公开实施例进行了详细描述

需要说明的是,在附图或说明书正文中,未绘示或描述的实现方式,均为所属技术领域中普通技术人员所知的形式,并未进行详细说明

此外,上述对各元件和方法的定义并不仅限于实施例中提到的各种具体结构

形状或方式,本领域普通技术人员可对其进行简单地更改或替换

90.依据以上描述,本领域技术人员应当对本公开用于锁相环的低电源电压振荡器电路有了清楚的认识

91.综上所述,本公开提供了一种用于锁相环的低电源电压振荡器电路,在保证低相噪且不压缩振荡器调谐范围的前提下,降低了电源电压,从而降低了振荡器的功耗,提高了振荡器的品质因数

92.还需要说明的是,以上为本公开提供的不同实施例

这些实施例是用于说明本公开的技术内容,而非用于限制本公开的权利保护范围

一实施例的一特征可通过合适的修饰

置换

组合

分离以应用于其他实施例

93.应注意的是,在本文中,除了特别指明的之外,具备“一”元件不限于具备单一的该元件,而可具备一或更多的该元件

94.此外,在本文中,除了特别指明的之外,“第一”、“第二”等序数,只是用于区别具有相同名称的多个元件,并不表示它们之间存在位阶

层级

执行顺序

或制程顺序

一“第一”元件与一“第二”元件可能一起出现在同一构件中,或分别出现在不同构件中

序数较大的一元件的存在不必然表示序数较小的另一元件的存在

95.在本文中,除了特别指明的之外,所谓的特征甲“或”(or)
或“及
/
或”(and/or)
特征乙,是指甲单独存在

乙单独存在

或甲与乙同时存在;所谓的特征甲“及”(and)
或“与”(and)
或“且”(and)
特征乙,是指甲与乙同时存在;所谓的“包括”、“包含”、“具有”、“含有”,是指包括但不限于此

96.此外,在本文中,所谓的“上”、“下”、“左”、“右”、“前”、“后”、
或“之间”等用语,只是用于描述多个元件之间的相对位置,并在解释上可推广成包括平移

旋转

或镜像的情形

此外,在本文中,除了特别指明的之外,“一元件在另一元件上”或类似叙述不必然表示该元件接触该另一元件

97.此外,除非特别描述或必须依序发生的步骤,上述步骤的顺序并无限制于以上所列,且可根据所需设计而变化或重新安排

并且上述实施例可基于设计及可靠度的考虑,彼此混合搭配使用或与其他实施例混合搭配使用,即不同实施例中的技术特征可以自由组合形成更多的实施例

98.以上所述的具体实施例,对本公开的目的

技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本公开的具体实施例而已,并不用于限制本公开,凡在本公开的精神和原则之内,所做的任何修改

等同替换

改进等,均应包含在本公开的保护范围之内

当前第1页1  
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
网站地图